数电上机实验报告.docx
- 文档编号:29376771
- 上传时间:2023-07-22
- 格式:DOCX
- 页数:10
- 大小:180.91KB
数电上机实验报告.docx
《数电上机实验报告.docx》由会员分享,可在线阅读,更多相关《数电上机实验报告.docx(10页珍藏版)》请在冰豆网上搜索。
数电上机实验报告
HarbinInstituteofTechnology
数字逻辑电路与系统
上机实验报告
(2016年春季学期)
实验名称:
组合逻辑电路设计与仿真
院系:
电子与信息工程学院
班级:
班
姓名:
学号:
教师:
哈尔滨工业大学
2.2多人表决电路实验
2.2.1实验目的
1.熟悉MAXPLUSII原理图设计、波形仿真流程
2.练习用门电路实现给定的组合逻辑函数
2.2.2实验预习要求
1.预习教材《第四章组合逻辑电路》
2.了解本次实验的目的、电路设计要求
2.2.3实验原理
哈工大电信学院组织教师对一份提案进行表决,其中参与表决的教授有三位,分别为A、B、C,另外还有一名学院领导D。
A、B、C三位教授认为提案通过时分别算为一票,而学院领导认为提案通过时,算作两票。
当多数人同意时,则提案通过,否则提案不通过。
要求使用基本的与门、或门、非门在MAXPLUSII环境下完成电路的设计与波形仿真。
2.2.4实验步骤
1.打开MAXPLUSII,新建一个原理图文件,命名为EXP2_2.gdf。
2.按照实验要求设计电路,将电路原理图填入下表。
多人表决电路原理图
3.新建一个波形仿真文件,命名为EXP2_2.scf,加入所有输入输出信号,并绘制输入信号A、B、C、D的波形(每种输入情况均需出现)。
4.运行仿真器得到输出信号F的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。
多人表决电路仿真波形图
2.2.5心得体会
这个实验相对简单,列出相应的真值表,就直接可以通过真值表画出电路图,熟悉了MAXPLUSII原理图设计、波形仿真流程,学会了用门电路实现给定的组合逻辑。
2.3译码器实验
2.3.1实验目的
熟悉用译码器设计组合逻辑电路,并练习将多个低位数译码器扩展为一个高位数译码器。
2.3.2实验预习要求
1.预习教材《4-2-2译码器》一节
2.了解本次实验的目的、电路设计要求
2.3.3实验原理
译码器是数字电路中的一种多输入多输出的组合逻辑电路,负责将二进制码或BCD码变换成按十进制数排序的输出信息,以驱动对应装置产生合理的逻辑动作。
商品的译码器品种较多,有2-4线、3-8线、4-10线及4-16线等。
本实验练习对双2-4线译码器74LS139的扩展,并用其实现特定的组合逻辑。
74LS139包含两个2-4线译码器
要求使用两片74LS139实现逻辑函数,在
MAXPLUSII环境下完成电路的设计与波形仿真。
2.3.4实验步骤
1.打开MAXPLUSII,新建一个原理图文件,命名为EXP2_3.gdf。
2.按照实验要求设计电路,将电路原理图填入下表。
译码器实现逻辑函数原理图
3.新建一个波形仿真文件,命名为EXP2_3.scf,加入所有输入输出信号,并绘制输入信号A、B、C、D的波形(每种输入情况均需出现)。
4.运行仿真器得到输出信号F的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。
译码器实现逻辑函数仿真波形图
2.3.5实验体会
本实验综合运用了74LS139译码器,学会如何通过分析理解该译码器功能,从而实现相应的功能,重点是如何利用双2-4线译码器完成对4-16线译码器的搭建,更加加深了对译码器的理解。
2.4数据选择器实验
2.4.1实验目的
熟悉用数据选择器设计组合逻辑电路,并练习将多个低位数数据选择器扩展为一个高位数数据选择器。
2.4.2实验预习要求
1.预习教材《4-3-1数据选择器》一节
2.了解本次实验的目的、电路设计要求
2.4.3实验原理
数据选择器是一种能从多路平行输入数据中,选择1路作为输出信号的电路,是又一类重要的组合功能电路。
本实验练习对双4选1数据选择器74LS153的扩展,并用其实现特定的组合逻辑。
74LS153包含两个4选1数据选择器。
2.4.4实验内容
哈工大电信学院信息与通信工程基础教学实验中心在主楼1楼有3个实验室,每个实验室开放时需要2kw的电力。
这三个实验室由2组发电机组进行供电,一台是2kw,另一台是4kw。
此三个实验室不一定同时工作。
为了节省能源,又要保证电力供应,需要设计一个逻辑电路,根据3个实验室的开放情况,启动相应的发电机供电。
请使用一片74LS153实现此功能,并在MAXPLUSII环境下完成电路的设计与波形仿真。
2.4.5实验步骤
1.打开MAXPLUSII,新建一个原理图文件,命名为EXP2_4.gdf。
2.按照实验要求设计电路,将电路原理图填入下表。
数据选择器实现逻辑函数原理图
3.新建一个波形仿真文件,命名为EXP2_4.scf,加入所有输入输出信号,并绘制输入信号的波形(每种输入情况均需出现)。
4.运行仿真器得到输出信号F的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。
数据选择器实现逻辑函数仿真波形图
2.4.6心得体会
通过本实验,学会了使用74LS153,熟悉了用数据选择器设计组合逻辑电路,掌握了其真值表,使用得心应手。
2.5‘101’序列检测电路实验
2.5.1实验目的
练习灵活运用中规模集成功能组件及基本逻辑门实现功能较复杂的组合逻辑电路。
2.5.2实验预习要求
1.预习教材《4-6组合电路的设计》一节
2.了解本次实验的目的、电路设计要求
2.5.3实验原理
设计一个组合逻辑电路,其输入为六位二进制数X5,X4,X3,X2,X1,X0,输出为三位二进制数Y2,Y1,Y0,如下图所示。
电路的功能为:
在六位输入数据中寻找连续三个比特为’101’的串,输出首个’101’出现的位置(最低位’1’所在的序号);若输入序列中不包含’101’,则输出端全部置1。
例如:
输入为001010时,’101’出现在X3,X2,X1的位置,故输出为001(X1的序号);输入为101010时,首个’101’出现在X5,X4,X3的位置,故输出为011(X3的序号);输入为100110时,不包含’101’,此时输出111。
可选用编码器(74LS148)、译码器(74LS139)、数据选择器(74LS153)配合适当的门电路完成设计。
2.5.4实验步骤
1.打开MAXPLUSII,新建一个原理图文件,命名为EXP2_5.gdf。
2.按照实验要求设计电路,将电路原理图填入下表。
‘101’序列检测电路原理图
3.新建一个波形仿真文件,命名为EXP2_5.scf,加入所有输入输出信号,并绘制输入信号X0-X5的波形(至少包含001010,101010,100110三种情况)。
4.运行仿真器得到输出信号Y2,Y1,Y0的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。
‘101’序列检测电路仿真波形图
2.5.4心得体会
通过本次实验,练习灵活运用中规模集成功能组件及基本逻辑门实现功能较复杂的组合逻辑电路。
这道题真值表相对麻烦,再经过分析后还是通过真值表画出电路图,最后实现其功能。
2.6码型转换电路实验
2.6.1实验目的
练习灵活运用多种中规模集成功能组件及基本逻辑门实现功能复杂的组合逻辑电路。
2.6.2实验预习要求
1.预习教材《4-6组合电路的设计》一节
2.了解本次实验的目的、电路设计要求
2.6.3实验原理
试用4位数值比较器74HC85、4位二进制全加器74283和两片四异或门74HC86设计一个码型转换电路,要求当控制信号C=C3C2C1C0大于等于5时,电路将8421BCD码转换成余三码,小于5时将余三码转换成8421BCD码。
不得使用其他门电路。
2.6.4实验步骤
1.打开MAXPLUS2,新建一个原理图文件,命名为EXP2_6.gdf。
2.按照实验要求设计电路,将电路原理图填入下表。
码型转换电路原理图
3.新建一个波形仿真文件,命名为EXP2_6.scf,加入所有输入输出信号,并绘制输入信号的波形。
4.运行仿真器得到输出信号Y2,Y1,Y0的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。
码型转换电路波形图
2.6.5心得体会
学会通过查找芯片资料学会使用74HC85和4位二进制全加器74283,懂得加法是直接相加,减法是把减数取反再相加再加一即是完成减法。
8421BCD码转换成余三码,就是加3;余三码转换成8421BCD码,就是减三。
这样用上述的方法就能完成码型转换。
通过本次实验学会综合实验设计电路。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 上机 实验 报告