MOS管及简单CMOS逻辑门电路原理图.docx
- 文档编号:29315472
- 上传时间:2023-07-22
- 格式:DOCX
- 页数:7
- 大小:81.38KB
MOS管及简单CMOS逻辑门电路原理图.docx
《MOS管及简单CMOS逻辑门电路原理图.docx》由会员分享,可在线阅读,更多相关《MOS管及简单CMOS逻辑门电路原理图.docx(7页珍藏版)》请在冰豆网上搜索。
MOS管及简单CMOS逻辑门电路原理图
MOS管及简单CMOS逻辑门电路原理图
现代单片机主要是采用CMOS工艺制成的。
1、MOS管 MOS管又分为两种类型:
N型和P型。
如下图所示:
以N型管为例,2端为控制端,称为“栅极”;3端通常接地,称为“源极”;源极电压记作Vss,1端接正电压,称为“漏极”,漏极电压记作VDD。
要使1端与3端导通,栅极2上要加高电平。
对P型管,栅极、源极、漏极分别为5端、4端、6端。
要使4端与6端导通,栅极5要加低电平。
在CMOS工艺制成的逻辑器件或单片机中,N型管与P型管往往是成对出现的。
同时出现的这两个CMOS管,任何时候,只要一只导通,另一只则不导通(即“截止”或“关断”),所以称为“互补型CMOS管”。
2、CMOS逻辑电平
高速CMOS电路的电源电压VDD通常为+5V;Vss接地,是0V。
高电平视为逻辑“1”,电平值的范围为:
VDD的65%~VDD(或者~VDD)
低电平视作逻辑“0”,要求不超过VDD的35%或0~。
+~+应看作不确定电平。
在硬件设计中要避免出现不确定电平。
近年来,随着亚微米技术的发展,单片机的电源呈下降趋势。
低电源电压有助于降低功耗。
VDD为的CMOS器件已大量使用。
在便携式应用中,VDD为,甚至的单片机也已经出现。
将来电源电压还会继续下降,降到,但低于VDD的35%的电平视为逻辑“0”,高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。
3、非门
非门(反向器)是最简单的门电路,由一对CMOS管组成。
其工作原理如下:
A端为高电平时,P型管截止,N型管导通,输出端C的电平与Vss保持一致,输出低电平;A端为低电平时,P型管导通,N型管截止,输出端C的电平与V一致,输出高电平。
4、与非门
与非门工作原理:
①、A、B输入均为低电平时,1、2管导通,3、4管截止,C端电压与V一致,输出高电平。
②、A输入高电平,B输入低电平时,1、3管导通,2、4管截止,C端电位与1管的漏极保持一致,输出高电平。
③、A输入低电平,B输入高电平时,情况与②类似,亦输出高电平。
④、A、B输入均为高电平时,1、2管截止,3、4管导通,C端电压与地一致,输出低电平。
5、或非门
或非门工作原理:
①、A、B输入均为低电平时,1、2管导通,3、4管截止,C端电压与V一致,输出高电平。
②、A输入高电平,B输入低电平时,1、4管导通,2、3管截止,C端输出低电平。
③、A输入低电平,B输入高电平时,情况与②类似,亦输出低电平。
④、A、B输入均为高电平时,1、2管截止,3、4管导通,C端电压与地一致,输出低电平。
注:
将上述“与非”门、“或非”门逻辑符号的输出端的小圆圈去掉,就成了“与”门、“或”门的逻辑符号。
而实现“与”、“或”功能的电路图则必须在输出端加上一个反向器,即加上一对CMOS管,因此,“与”门实际上比“与非”门复杂,延迟时间也长些,这一点在电路设计中要注意。
6、三态门
三态门的工作原理:
当控制端C为“1”时,N型管3导通,同时,C端电平通过反向器后成为低电平,使P型管4导通,输入端A的电平状况可以通过3、4管到达输出端B。
当控制端C为“0”时,3、4管都截止,输入端A的电平状况无法到达输出端B,输出端B呈现高电阻的状态,称为“高阻态”。
这个器件也称作“带控制端的传输门”。
带有一定驱动能力的三态门也称作“缓冲器”,逻辑符号是一样的。
注:
从CMOS等效电路或者真值表、逻辑表达式上都可以看出,把“0”和“1”换个位置,“与非”门就变成了“或非”门。
对于“1”有效的信号是“与非”关系,对于“0”有效的信号是“或非”关系。
上述图中画的逻辑器件符号均是正逻辑下的输入、输出关系,即对“1”(高电平)有效而言。
而单片机中的多数控制信号是按照负有效(低电平有效)定义的。
例如片选信号CS(ChipSelect),指该信号为“0”时具有字符标明的意义,即该信号为“0”表示该芯片被选中。
因此,“或非”门的逻辑符号也可以画成下图。
7、组合逻辑电路
“与非”门、“或非”门等逻辑电路的不同组合可以得到各种组合逻辑电路,如译码器、解码器、多路开关等。
组合逻辑电路的实现可以使用现成的集成电路,也可以使用可编程逻辑器件,如PAL、GAL等实现。
三态门与高阻态
三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。
高阻态相当于隔断状态(电阻很大,相当于开路)。
三态门都有一个EN控制使能端,来控制门电路的通断。
可以具备这三种状态的器件就叫做三态(门,总线,......).
计算机里面用1和0表示是,非两种逻辑,但是,有时候,这是不够的, 比如说,他不够富有,但是他也不一定穷啊;她不漂亮,但也不一定丑啊,处于这两个极端的中间,就用那个既不是+ 也不是―的中间态表示,叫做高阻态。
高电平,低电平可以由内部电路拉高和拉低。
而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值。
高阻态的重要作用之一就是I/O(输入/输出)口在输入时读入外部电平用。
高阻态相当于该门和它连接的电路处于断开的状态。
(因为实际电路中你不可能去断开它,所以设置这样一个状态使它处于断开状态)。
三态门是一种扩展逻辑功能的输出级,也是一种控制开关。
主要是用于总线的连接,因为总线只允许同时只有一个使用者。
通常在数据总线上接有多个器件,每个器件通过OE/CE之类的信号选通。
如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。
如果你的设备端口要挂在一个总线上,必须通过三态缓冲器。
因为在一个总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这个输出端口的数据。
所以你还需要有总线控制管理,访问到哪个端口,那个端口的三态缓冲器才可以转入输出状态,这是典型的三态门应用。
如果在线上没有两个以上的输出设备,当然用不到三态门,而线或逻辑又另当别论了。
++++++++++++++++++++++++++++++++++++
高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。
高阻态的实质:
电路分析时高阻态可做开路理解。
你可以把它看作输出(输入)电阻非常大。
他的极限可以认为悬空。
也就是说理论上高阻态不是悬空,它是对地或对电源电阻极大的状态。
而实际应用上与引脚的悬空几是一样的。
(当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制)
典型应用:
1、在总线连接的结构上。
总线上挂有多个设备,设备于总线以高阻的形式连接。
这样在设备不占用总线时自动释放总线(放弃对总线的使用),以方便其他设备获得总线的使用权。
2、大部分单片机I/O使用时都可以设置为高阻输入,如陵阳,AVR等等。
高阻输入(类似于CMOS输入阻抗)可以认为输入电阻是无穷大的,认为I/O对前级影响极小,而且不产生电流(不衰减),而且在一定程度上也增加了芯片的抗电压冲击能力
触发器/寄存器/锁存器
1、D触发器
2、寄存器
3、锁存器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- MOS 简单 CMOS 逻辑 门电路 原理图