《EDA技术与项目训练》课程试题库.docx
- 文档编号:2875108
- 上传时间:2022-11-16
- 格式:DOCX
- 页数:13
- 大小:22.31KB
《EDA技术与项目训练》课程试题库.docx
《《EDA技术与项目训练》课程试题库.docx》由会员分享,可在线阅读,更多相关《《EDA技术与项目训练》课程试题库.docx(13页珍藏版)》请在冰豆网上搜索。
《EDA技术与项目训练》课程试题库
《EDA技术与项目训练》课程试题库-EDA试卷
1.一个项目的输入输出端口是定义在。
A.实体中B.结构体中
C.任何位置D.进程体
2.描述项目具有逻辑功能的是。
A.实体B.结构体
C.配置D.进程
3.关键字ARCHITECTURE定义的是。
A.结构体B.进程
C.实体D.配置
4.MAXPLUSII中编译VHDL源程序时要求。
A.文件名和实体可以不同名B.文件名和实体名无关
C.文件名和实体名要相同D.不确定
5.1987标准的VHDL语言对大小写是。
A.敏感的B.只能用小写
C.只能用大写D.不敏感
6.关于1987标准的VHDL语言中,标识符描述正确的是。
A.必须以英文字母开头B.可以使用汉字开头
C.可以使用数字开头D.任何字符都可以
7.关于1987标准的VHDL语言中,标识符描述正确的是。
A.下划线可以连用B.下划线不能连用
C.不能使用下划线D.可以使用任何字符
8.符合1987VHDL标准的标识符是。
A.A_2B.A+2
C.2AD.22
9.符合1987VHDL标准的标识符是。
A.a_2_3B.a_____2
C.2_2_aD.2a
10.不符合1987VHDL标准的标识符是。
A.a_1_inB.a_in_2
C.2_aD.asd_1
11.不符合1987VHDL标准的标识符是。
A.a2b2B.a1b1
C.ad12D.%50
12.VHDL语言中变量定义的位置是。
A.实体中中任何位置B.实体中特定位置
C.结构体中任何位置D.结构体中特定位置
13.VHDL语言中信号定义的位置是。
A.实体中任何位置B.实体中特定位置
C.结构体中任何位置D.结构体中特定位置
14.变量是局部量可以写在。
A.实体中B.进程中
C.线粒体D.种子体中
15.变量和信号的描述正确的是。
A.变量赋值号是:
=B.信号赋值号是:
=
C.变量赋值号是<=D.二者没有区别
16.变量和信号的描述正确的是。
A.变量可以带出进程B.信号可以带出进程
C.信号不能带出进程D.二者没有区别
17.关于VHDL数据类型,正确的是。
A.数据类型不同不能进行运算B.数据类型相同才能进行运算
C.数据类型相同或相符就可以运算D.运算与数据类型无关
18.下面数据中属于实数的是。
A.4.2B.3
C.‘1’D.“11011”
19.下面数据中属于位矢量的是。
A.4.2B.3
C.‘1’D.“11011”
20.关于VHDL数据类型,正确的是。
A.用户不能定义子类型B.用户可以定义子类型
C.用户可以定义任何类型的数据D.前面三个答案都是错误的
21.可以不必声明而直接引用的数据类型是。
A.STD_LOGICB.STD_LOGIC_VECTOR
C.BITD.前面三个答案都是错误的
22.STD_LOGIG_1164中定义的高阻是字符。
A.XB.x
C.zD.Z
23.STD_LOGIG_1164中字符H定义的是。
A.弱信号1B.弱信号0
C.没有这个定义D.初始值
24.使用STD_LOGIG_1164使用的数据类型时。
A.可以直接调用B.必须在库和包集合中声明
C.必须在实体中声明D.必须在结构体中声明
25.关于转化函数正确的说法是。
A.任何数据类型都可以通过转化函数相互转化B.只有特定类型的数据类型可以转化
C.任何数据类型都不能转化D.前面说法都是错误的
26.VHDL运算符优先级的说法正确的是。
A.逻辑运算的优先级最高B.关系运算的优先级最高
C.逻辑运算的优先级最低D.关系运算的优先级最低
27.VHDL运算符优先级的说法正确的是。
A.NOT的优先级最高B.AND和NOT属于同一个优先级
C.NOT的优先级最低D.前面的说法都是错误的
28.VHDL运算符优先级的说法正确的是。
A.括号不能改变优先级B.不能使用括号
C.括号的优先级最低D.括号可以改变优先级
29.如果a=1,b=0,则逻辑表达式(aANDb)OR(NOTbANDa)的值是。
A.0B.1C.2D.不确定
30.关于关系运算符的说法正确的是。
A.不能进行关系运算B.关系运算和数据类型无关
C.关系运算数据类型要相同D.前面的说法都错误
31.转换函数TO_BITVECTOR(A)的功能是。
A.将STDLOGIC_VECTOR转换为BIT_VECTORB.将REAL转换为BIT_VECTOR
C.将TIME转换为BIT_VECTORD.前面的说法都错误
32.VHDL中顺序语句放置位置说法正确的是。
A.可以放在进程语句中B.可以放在子程序中
C.不能放在任意位置D.前面的说法都正确
33.不属于顺序语句的是。
A.IF语句B.LOOP语句
C.PROCESS语句D.CASE语句
34.正确给变量X赋值的语句是。
A.X<=A+B;B.X:
=A+b;
C.X=A+B;D.前面的都不正确
35.EDA的中文含义是。
A.电子设计自动化B.计算机辅助计算
C.计算机辅助教学D.计算机辅助制造
36.可编程逻辑器件的英文简称是。
A.FPGAB.PLA
C.PALD.PLD
37.现场可编程门阵列的英文简称是。
A.FPGAB.PLA
C.PALD.PLD
38.基于下面技术的PLD器件中允许编程次数最多的是。
A.FLASHB.EEROM
C.SRAMD.PROM
39.在EDA中,ISP的中文含义是。
A.网络供应商B.在系统编程
C.没有特定意义D.使用编程器烧写PLD芯片
40.在EDA中,IP的中文含义是。
A.网络供应商B.在系统编程
C.没有特定意义D.知识产权核
41.EPF10K20TC144-4具有多少个管脚。
A.144个B.84个
C.15个D.不确定
42.EPF10K20TC144-X器件,如果X的值越小表示。
A.器件的工作频率越小B.器件的管脚越少
C.器件的延时越小D.器件的功耗越小
43.如果a=1,b=1,则逻辑表达式(aXORb)OR(NOTbANDa)的值是。
A.0B.1C.2D.不确定
44.执行下列语句后Q的值等于。
……
SIGNALE:
STD_LOGIC_VECTOR(2TO5);
SIGNALQ:
STD_LOGIC_VECTOR(9DOWNTO2);
……
E<=(2=>’1’,4=>’0’,OTHERS=>’1’);
Q<=(2=>E
(2),4=>E(3),5=>’1’,7=>E(5),OTHERS=>E(4));
……
A.“11011011”B.“00101101”C.“11011001”D.“00101100”
45.VHDL文本编辑中编译时出现如下的报错信息
Error:
VHDLsyntaxerror:
signaldeclarationmusthave‘;’,butfoundbegininstead.
其错误原因是。
A.信号声明缺少分号。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
46.VHDL文本编辑中编译时出现如下的报错信息
Error:
VHDLsyntaxerror:
choicevaluelengthmustmatchselectorexpression_rvaluelength
其错误原因是。
A.表达式宽度不匹配。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
47.MAX+PLUSII的设计文件不能直接保存在。
A.硬盘B.根目录C.文件夹D.工程目录
48.MAXPLUSII是哪个公司的软件。
A.ALTERAB.ATMELC.LATTICED.XILINX
49.MAXPLUSII不支持的输入方式是。
A.文本输入B.原理图输入
C.波形输入D.矢量输入
50.MAXPLUSII中原理图的后缀是。
A.DOCB.GDF
C.BMPD.JIF
51.在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。
。
A.idata<=“00001111”;
B.idata<=b”0000_1111”;
C.idata<=X”AB”
D.idata<=B”21”;
52.在VHDL语言中,下列对时钟边沿检测描述中,错误的是。
A.ifclk’eventandclk=‘1’then
B.iffalling_edge(clk)then
C.ifclk’eventandclk=‘0’then
D.ifclk’stableandnotclk=‘1’then
53.下面对利用原理图输入设计方法进行数字电路系统设计的描述中,那一种说法是不正确的。
。
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法一般是一种自底向上的设计方法;
C.原理图输入设计方法无法对电路进行功能描述;
D.原理图输入设计方法也可进行层次化设计。
54.在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的。
。
A.idata:
=32;
B.idata<=16#A0#;
C.idata<=16#7#E1;
D.idata:
=B#1010#;
55.下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程:
。
A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试;
C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试;
D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
56.在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,正确的是。
A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。
B.敏感信号参数表中,应列出进程中使用的所有输入信号
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA技术与项目训练 EDA 技术 项目 训练 课程 试题库