2421码转余3码电路最小成本设计详解.docx

2421码转余3码电路最小成本设计详解.docx

《2421码转余3码电路最小成本设计详解.docx》由会员分享，可在线阅读，更多相关《2421码转余3码电路最小成本设计详解.docx（24页珍藏版）》请在冰豆网上搜索。

2421码转余3码电路最小成本设计详解

四、同一种逻辑功能电路的多种实现方式

（1）必做

设计2421码转余3码电路（最小成本设计），请分别用以下三种方法实现

（a）使用74X151和基本的逻辑门实现；

（b）使用74X138和基本的逻辑门实现；

（c）使用比较器（74X85）、加法器（74X283）、选择器（74X157）实现

要求给出详细的设计文档，并进行仿真验证，给出仿真测试报告

（a）使用74X151和基本的逻辑门实现

将2421码转换成余三码，使用74X151和基本的逻辑门实现。

具体步骤：

1、列真值表

2、卡诺图化简（多输出函数）

3、电路处理，得到电路图

1真值表

表3.1.1.12421码转换成余三码真值表

X3X2X1X0

F3F2F1F0

0000

0011

0001

0100

0010

0101

0011

0110

0100

0111

1011

1000

1100

1001

1101

1010

1110

1011

1111

1100

未用的码字

未用的码字

0101

0000

0110

0001

0111

0010

1000

1101

1001

1110

1010

1111

将真值表用卡诺图化简（多输出函数）

表3.1.1.22421码转换成余三码卡诺图

F3：

X3X2

X1X0

00

01

11

10

00

0

0

1

d

01

0

d

1

d

11

0

d

1

1

10

0

d

1

d

F3=X3

F2：

X3X2

X1X0

00

01

11

10

00

0

1

0

d

01

1

d

0

d

11

1

d

1

0

10

1

d

0

d

F2=X3’X2+X3’X1+X3’X0+X2X1X0

F1：

X3X2

X1X0

00

01

11

10

00

1

1

0

0

01

0

0

1

d

11

1

d

0

0

10

0

0

1

d

F1=X3’X1’X0’+X3X1’X0+X3’X1X0+X3X1X0’

F0：

X3X2

X1X0

00

01

11

10

00

1

1

1

d

01

0

d

0

d

11

0

d

0

0

10

1

d

1

d

F0=X0’

得到关于F的函数：

F3=X3

F2=X3’X2+X3’X1+X3’X0+X2X1X0

F1=X3’X1’X0’+X3X1’X0+X3’X1X0+X3X1X0’

F0=X0’

F0=

（X3,X2,X1,X0）（0,2,4,6,8,10,12,14）

F1=

（X3,X2,X1,X0）（0,3,4,7,9,10,13,14）

F2=

（X3,X2,X1,X0）（1,2,3,4,5,6,7,15）

F3=

（X3,X2,X1,X0）（8,9,10,11,12,13,14,15）

2Multisim仿真

使用74X151和基本的逻辑门实现

F0=X3’

（X2,X1,X0）（0,2,4,6）+X3

（X2,X1,X0）（0,2,4,6）

F1=X3’

（X2,X1,X0）（0,3,4,7）+X3

（X2,X1,X0）（1,2,5,6）

F2=X3’

（X2,X1,X0）（1,2,3,4,5,6,7）+X3

（X2,X1,X0）（7）

F3=X3

（X2,X1,X0）（0,1,2,3,4,5,6,7）

结果分析

（b）用3-8译码器74HC138和若干门实现

结果分析

（c）使用比较器（74X85）、加法器（74X283）、选择器（74X157）实现

3利用两片加法器先将2421码转换成8421码，再将8421码转换成余三码。

将2421加1010转换成8421码，再将8421码加0011转换成余三码。

使用加法器实现电路如下：

结果分析