数据选择器MUX.docx
- 文档编号:28651732
- 上传时间:2023-07-19
- 格式:DOCX
- 页数:53
- 大小:2.88MB
数据选择器MUX.docx
《数据选择器MUX.docx》由会员分享,可在线阅读,更多相关《数据选择器MUX.docx(53页珍藏版)》请在冰豆网上搜索。
数据选择器MUX
4.4.3数据选择器(MUX)
■数据选择器原理
■集成数据选择器
■数据选择器扩展
■数据选择器应用
(MUX-Multiplexer)
1
1.数据选择器原理
数据选择器功能:
将多路输入数据中由n位通道选择信号确定
的其中一路数据传送到输出端。
又称为“多路选择器”或“多路(数字)开关”。
数D0
据D1
输入
DN-1
同相或
Y反相输出
数据选择器功能示意图
2
数据选择器原理
例:
一种4-1MUX的功能表
逻辑符号:
输出表达式:
F=S1S0D0
+
S1S0D1
+
S1S0D2
+
S1S0D3
=m0D0+m1D1
3
+m2D2
+m3D3
=∑miDi
i=0
(其中mi是由通道选择信号S1,S0构成的最小项)
3
MUX的输出信号一般表达式
F=m0D0
2n-1
+
m1D1
+⋅⋅⋅+
m2n-1D2n-1
=∑
i=0
miDi
(其中mi是n位通道选择信号构成的最小项)
4
2.集成数据选择器
例:
8-1MUX74151
输出表达式为:
功能表
通道选择使能输出S2S1S0EYYXXX101
0000D0D0
Y=E(∑
miDi)
0010D1D1
0100D2D2
i=0
0110D3D3
(mi是S2,S1,S0构成
1
0
0
0
D4
D4
的最小项)
1
0
1
0
D5
D5
1
1
0
0
D6
D6
1
1
1
0
D7
D7
5
74151逻辑符号与引脚排列
6
具有三态输出的集成数据选择器
例:
8-1MUX74251
功能表
通道选择使能输出
S2S1S0EYY
XXX1ZZ0000D0D0
0010D1D1
0100D2D2
0110D3D3
1000D4D4
1010D5D5
1100D6D6
1110D7D7
(Z:
高阻态)
7
3.数据选择器扩展-通道扩展
例:
用2片74151扩展成16-1MUX
YY
D15D14D13D12D11D10D9D8
S3S2S1S0
D7D6D5D4D3D2D10
8
数据选择器扩展-位扩展
例:
两位数的8-1数据选择电路
I00
I01Y0
I07
I10I11
I17
Y1
3
S2~S0E
9
4.数据选择器应用-多通道数据传输
例:
公共数据线
S2S1S0A2A1A0
利用数据选择器与数据分配器实现多路数据的分时传输
10
数据选择器应用-实现逻辑函数
任何逻辑函数都可表示成最小项之和形式:
F=∑
i
mi(此mi是由F的输入变量构成的最小项)
MUX的输出表达式:
Y=
2n-1
i=0
miDi
(此mi是由通道选择信号构成的最小项)
11
MUX实现逻辑函数例1
例1:
用一个8-1数据选择器74151实现逻辑函数
F(A,B,C)=ABC+ABC+AB
解:
F(A,B,C)=ABC+ABC+ABC+ABC
=m3+m5+m6+m7
=m0
⋅0+m1⋅0+m2
⋅0+m3⋅1
+m4
⋅0+m5⋅1+m6
⋅1+m7⋅1
F
将A,B,C分别接74151的通道
A
选择信号S2,S1,S0,B
数据输入端D0=D1=D2=D4=0,
D=D=D=D=1,即可实现F。
3567
1
12
实现逻辑函数例2
例2:
用一个8-1MUX74151和必要的门实现函数:
L(A,B,C,D)=∑m(1,2,5,6,8,10,14,15)
解:
L=ABCD+ABCD+ABCD+ABCD
+ABCD+ABCD+ABCD+ABCD
将A,B,C分别接74151的通道选择信号S2,S1,S0,
得:
L
=m0
⋅
D+m1⋅D
+
m2
⋅
D+m3⋅D
+m4
⋅
D+m5⋅D
+
m6
⋅0+m7⋅1
上式中mi是S2,S1,S0(即A,B,C)构成的最小项则D0=D2=D,D1=D3=D4=D5=D,D6=0,D7=1
13
例2电路
电路图如下所示:
思考:
用一个4-1MUX和必要的门如何实现此函数?
14
数据选择器应用–并/串转换
例:
设计一个将8位二进制数据转换为串行输出方式的电路。
CP
I0I1……I7
图中CP为时钟脉冲信号,设计数器初始状态为000,每来
1个时钟脉冲,计数器输出状态递增1。
则经过8个时钟,8位二进制数据I0~I7依次从Y端串行输出。
15
用数据选择器实现并/串转换
设I0~I7=10100110,则时序图为:
8个时钟
CP
S2
S1
S0
Y转换下一组数据
16
4.4.4数值比较器
■数值比较器原理
■集成数值比较器
■使用与扩展
17
1.数值比较器原理
❖1位数值比较器
真值表:
(输出高电平有效)
输入输出F
A
A>B
A=B
输出表达式:
FA>B=AB
FA
18
数值比较器原理
■2位数值比较器
FA
输出表达式为:
FA>B
FA
=A1B1
=A1B1
+(A1OB1)(A0B0)
+(A1OB1)(A0B0)
FA=B
=(A1OB1)(A0OB0)
19
2.集成数值比较器
4位数值比较器(7485)功能表如下:
比较输入
扩展输入
输出
A3B3
A2B2
A1B1
A0B0
IA>B
IA
IA=B
FA>B
FA
FA=B
A3>B3
⨯
⨯
⨯
⨯
⨯
⨯
1
0
0
A3 ⨯ ⨯ ⨯ ⨯ ⨯ ⨯ 0 1 0 A3=B3 A2>B2 ⨯ ⨯ ⨯ ⨯ ⨯ 1 0 0 A3=B3 A2 ⨯ ⨯ ⨯ ⨯ ⨯ 0 1 0 A3=B3 A2=B2 A1>B1 ⨯ ⨯ ⨯ ⨯ 1 0 0 A3=B3 A2=B2 A1 ⨯ ⨯ ⨯ ⨯ 0 1 0 A3=B3 A2=B2 A1=B1 A0>B0 ⨯ ⨯ ⨯ 1 0 0 A3=B3 A2=B2 A1=B1 A0 ⨯ ⨯ ⨯ 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 × × 1 0 0 1 A3=B3 A2=B2 A1=B1 A0=B0 1 1 0 0 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 0 0 1 1 0 20 7485输出表达式 21 7485电路符号 22 7485使用与扩展 用7485进行四位二进制数值比较时,扩展输入端如何处理? 23 7485使用与扩展 例: 用7485实现8位二进制数值比较 A7B7A6B6A5B5A4B4A3B3A2B2A1B1A0B0 A3B3A2B2A1B1A0B0A3B3A2B2A1B1A0B0 IC2 IA>BIA=B IA IC1 IA>B IA=B1 IA FA>BFA=BFA 输出比较结果 24 例: 用7485实现20位二进制数值比较 (并联方式) A15~A12B15~B12 44 A7~A4B7~B4 44 A3~A0 IC4 B3~B0 A~A16 A>BA=B B19~B16 A A11 ~A8 B11~B8 A>BA=B IA A 1944 44 A3~A0 B3~B0 A3~A0B3~B0 A3~A0 B3~B0 IC3 IA>B144 IC5 IA>B1 IA=B IA=B IA A3~A0 B3~B0 I1 A>BA=B IA A A>BA=B A IC1 A>BA=B A>B IA=BIA A A3B3A2B2A1B1A0B0 比较时间固定为两级芯片延迟,比串联方式快 IC6 A>BA=B A IA>BIA=BIA 输出比较结果 25 4.4.5算术运算电路 ■半加器和全加器 ■多位二进制加法器 ■集成加法器 ■加法器扩展与应用 ■算术逻辑单元电路 26 1.半加器(HalfAdder) 半加器: 只进行两个加数的加法运算,而不考虑低位进位。 真值表: A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 0 0 1 表达式: S=A⊕BC=AB 符号: AS BC 27 全加器(FullAdder) 全加器: 能进行加数、被加数及低位的进位信号的加法运算。 符号: AiBi Ci-1 表达式: Si=∑m(1,2,4,7)=Ai⊕Bi⊕Ci-1 Ci=∑m(3,5,6,7)=AiBi+(Ai+Bi)Ci-1 =AiBi+(Ai⊕Bi)Ci-1 Si Ci 28 2.多位二进制加法器 ◆串行进位加法器例: 4位串行进位加法器 A3B3 C3C2 A2B2 C1 A1B1 C0 A0B0 C-1 S3S2 缺点: 速度慢 S1S0 29 多位二进制加法器 ◆超前进位加法器 全加器第i位的进位信号Ci分析: Ci=AiBi+(Ai⊕Bi)Ci-1 令: Gi=AiBi(进位产生变量)Pi=Ai⊕Bi(进位传输变量)则: Ci=Gi+PiCi-1 对四位加法器有: C0=G0+P0C-1C1=G1+P1C0 C2=G2+P2C1C3=G3+P3C2 30 各位的进位与和的产生 逐次代入得各位进位信号的表达式如下: 输出各位和的表达式为: S0=P0⊕C-1S1=P1⊕C0 S2=P2⊕C1S3=P3⊕C2 31 3.集成加法器 例: 4位二进制集成加法器(超前进位)74HC283 A3A2A1A0 逻辑符号 B3B2B1B0 A3A2A1A0与B3B2B1B0: 加数、被加数C-1: 进位输入(Cin),CO: 进位输出(Cout) 32 74HC283内部逻辑电路图 B3 A3 B2& ≥ A2 B1 A1 B0& A0 CO (C3) =1S3 =1S2 =1S1 =1S 超前进位产生电路 0 C-11 33 例: 74182 集成超前进位产生器 进位输出的表达式: 进位 C=G + PC 产生000-1 输入进位 C1=G1 + P1G0 +P1P0C-1 输出C2 =G2 + P2G1 + P2 P1G0 进位传输 输入 进位产生输出 + P2 P1P0C-1 进位输入 进位传输输出 用于扩展 (注意: 74182的哪些信号是低电平有效? ) 34 4.二进制加法器的扩展 例: 用4位二进制加法器实现16位二进制加法运算。 解: 方案一: 采用片间串行进位方式 A15~A12 B15~B12 A11~A8B11~B8A7~A4B7~B4 A3~A0B3~B0 44444444 C15 C11C7 C3C-1 4444 S15~S12S11~S8S7~S4S3~S0 (图中IC3~IC0为4位二进制加法器) 35 二进制加法器的扩展 方案二: 采用片间超前进位方式,由超前进位产生器和与之相应的加法器构成。 A15~A12 B15~B12 A11~A8B11~B8A7~A4B7~B4 A3~A0B3~B0 44444444 4Pm3 C11 4 C7 Pm24 C3 Pm14 Pm0 S15~S12S11~S8S7~S4S3~S0 0 C-1 (图中IC3~IC0为能配合超前进位产生器工作的4位加法器,它不直接输出进位信号,而是输出进位传输信号P和进位产生信号G) 36 加法器应用-实现二进制减法运算 若n位二进制的原码为N原,则与它相对应的2的补码为 N补=2n-N原 补码与反码的关系式 N补=N反+1 设两个数A、B相减,利用以上两式可得 在实际应用中,通常是将减法运算变为加法运算来处理,即采用加补码的方法完成减法运算。 37 二进制减法运算 1)A-B≥0的情况2)A-B<0的情况 例: A=0101,B=0001例: A=0001,B=0101 0001A 1010B反 +1 0100 38 二进制减法电路 例: 用4位二进制加法器74283实现减法的电路 A原-B原 =A原+B反 +1-2n A3A2A1A0 B3B2B1B0 等价于对 CO取反1 借位V D3D2D1D0 A>B时,借位为0,差是原码; A ➢思考: 如果希望无论A≥B或A 39 加法器应用-实现8421BCD码加法 用4位二进制加法器和其它所需器件,设计实现一个将两个 1位十进制数(以8421BCD码表示)进行加法运算的电路,要求输出的和也是8421BCD码。 提示: 以8421BCD码表示的两个十进制数用二进制加法器相加后有两种结果: 和<9: 结果仍是8421BCD码 和>9: 在和的基础上+6,结果才是8421BCD码 A8A4A2A1 4 B8B4B2B1 4 S'8S'4S'2S'1 C' 设计电路示意图 S8S4S2S1 4 C 40 8421BCD码加法运算的结果 和 十进制 未校正的结果 C'S8'S4'S2'S1' 校正后的结果 CS8S4S2S1 0~9 00000~01001 00000~01001 16 1 0 0 0 0 1 0 1 1 0 17 1 0 0 0 1 1 0 1 1 1 18 1 0 0 1 0 1 1 0 0 0 19 1 0 0 1 1 1 1 0 0 1 41 修正设计 需要修正的情况: (1)加的结果有进位C’产生 (2)加的结果S8’S4’S2’S1’在1010~1111之间 修正后的进位C= (1)+ (2) S2'S1' C=C'+S'S'+S'S'S8'S4' 01 00011110 修正方法: 11 当C=1时在前面加法器输出10 的和上再加6;当C=0时不需 要加6。 42 8421BCD加法电路实现 (一) (C=C'+S8'S4' +S8'S2') C A3A2A1A0 C' B3B2B1B0 0 0 S8S4S2S1 43 BCD码 S3S2S1S0 0 Cin74283 (2) Cout A3A2A1A0B3B2B1B0 00 >1 A'>B'A'=B'A' 7485 A'=B' A3A2A1A0B3B2B1B0A'>B' A' S3S2S1S0 0 Cin74283 (1) 10 1001 Cout A3A2A1A0B3B2B1B0 BCD码BCD码 加法器应用-实现代码转换 例.用74283构成将8421BCD码转换为余3码的码制转换电路。 8421码余3码 8421码输入 0011 0 余3码输出 45 4.算术逻辑单元(ALU) 例: 简单4位二进制ALU内部原理框图 CiCo A4 B4 功能选S04 择控制S2 4 46 集成算术逻辑单元74381 74381是一个具有算术运算和逻辑运算的4位ALU,其逻辑符号和功能表如下: A3~A0 B~B4 F3~F0 Ci44 S2P S1G S0 其中: P-进位传输信号(低有效)G-进位产生信号(低有效) (预置时F3F2F1F0=A3A2A1A0) 47 74381和74182构成16位超前进位加法器 (下图中74381的功能选择端S2S1S0应设置为011) A15~A12 B15~B12 A11~A8B11~B8A7~A4B7~B4 A3~A0B3~B0 44444444 4Pm3 C11 4 C7 Pm24 C3 Pm14 Pm0 S15~S12S11~S8S7~S4S3~S0 0 48 小结 ■常用中规模组合逻辑器件包括: (1)编码器: 二进制/BCD码编码器,普通/优先编码器 (2)译码器: 二进制/BCD码译码器,七段显示译码器 (3)数据分配器/数据选择器 (4)数值比较器 (5)加法器,算术逻辑单元 ■掌握常用组合逻辑集成器件的基本功能,及其扩展与应用. ■掌握用译码器/数据选择器实现组合逻辑函数的方法. 49 作业 P196 4.4.19(74HC153是双4-1数据选择器)4.4.20 4.4.21 (2) 50
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数据 选择器 MUX
![提示](https://static.bdocx.com/images/bang_tan.gif)