基于fpga的通用外设电路设计.docx
- 文档编号:2842923
- 上传时间:2022-11-15
- 格式:DOCX
- 页数:36
- 大小:336.46KB
基于fpga的通用外设电路设计.docx
《基于fpga的通用外设电路设计.docx》由会员分享,可在线阅读,更多相关《基于fpga的通用外设电路设计.docx(36页珍藏版)》请在冰豆网上搜索。
基于fpga的通用外设电路设计
毕业设计(论文)
题目:
基于FPGA的通用外设电路设计
英文题目:
DesignofUniversalPeripheralCircuitBasedonFPGA
摘要
FPGA器件作为可编程逻辑主流硬件,近年来,应用越来越广泛,在现代科学技术中占有举足轻重的作用和地位。
其外设电路作为芯片与外界输入方式之一,是十分具有研究价值的。
FPGA器件不断增加新的模块,功能越来越强大,基于FPGA的外设电路也顺应形势,不断升级。
本设计综合行列式键盘、LED显示器、时钟一体,应用VerilogHDL语言实现下述功能:
计时功能,包括时分秒的计时;校时功能:
对时分秒手动调整以校准时间;键盘功能:
应用4*4行列式键盘,可实现0-9数字的直接输入;LED动态扫描显示和闪烁,移位,灭零等功能,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过AlteraQuartusⅡ8.0完成综合、仿真。
本设计实现以上FPGA各功能,可作为EDA技术发展的价值体现。
此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。
关键字:
行列式键盘、LED显示器、时钟、VerilogHDL。
ABSTRACT
FPGAprogrammablelogicdevices,asthemainstreamofhardware,inrecentyears,moreandmoreextensiveapplicationsinmodernscienceandtechnologyplaysavitalroleandstatus.Itsperipheralcircuitchipwiththeoutsideworldasoneofinputisveryvaluableinresearch.FPGAdevicesareconstantlyaddingnewmodules,morepowerful,FPGA-basedresponsetotheperipheralcircuitisalsothesituationescalated.
Thedeterminantofthedesignofanintegratedkeyboard,LEDdisplay,integratedclock,applicationVerilogHDLlanguagetoachievethefollowingfunctions:
timefunctions,includingthetimewhenminutesandseconds;schoolfunctions:
everyminuteoftimetomanuallyadjustthecalibrationtime;keyboardfunctions:
applicationof4*4determinantkeyboard,numbers0-9canbedirectlyimported;LEDdynamicscanningdisplayandblinking,shift,suchasanti-zerofunction,highlightsthehardwaredescriptionlanguageasagoodreadability,easytounderstandtheadvantagesofportability,andAlteraQuartusⅡ8.0throughthecompletionofsynthesis,simulation.FPGADesignandImplementationoftheabovevariousfunctions,canbeusedasthevalueofEDAtechnologyembodied.
ThisprocessbydownloadingtotheFPGAchipcanbeusedinpracticaldigitalclockdisplay.
Keywords:
determinantkeyboard,LEDdisplay,clock,VerilogHDL.
引言
计算机技术和微电子工艺的发展,使得现代数字系统的设计和应用进入了新的阶段。
电子设计自动化(EDA)技术在数字系统设计中起的作用越来越重要,新的工具和新的设计方案不断推出,可编程逻辑器件不断增加新的模块,功能越来越强,硬件设计语言也顺应形式,推出新的标准,更加好用,更加便捷。
本设计主要以FPGA器件、EDA软件工具、VerilogHDL硬件描述语言三方面内容作为主线,综合行列式键盘,LED显示器件,以及时钟模块于一体,实现三个主要模块的联动,输入部分为4*4行列式键盘,具备0-9十个数字键、修改/确认键、左右移动键,输出数据为6位二进制代码,输出部分为六位7段LED数码管,可实现时分秒显示,时钟灭零显示,修改闪烁以及小数点秒闪烁功能。
而顶层文件时钟模块则将输入输出部分联结起来,实现时钟发生,显示缓存,数据修改,移位,灭零等功能。
另时钟产生模块采用FPGA硬件内置66MHz分频,产生250Hz,5Hz,1Hz信号供时钟模块,输入输出模块使用。
本设计完全采用VerilogHDL语言完成,此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。
第一章系统硬件及设计软件介绍
1.1开发板介绍
本设计需要的硬件资源主要有:
1、六位七段数码管
2、4*4行列式键盘
经过仔细筛选,最终选定联华众科FPGA开发板FA130。
联华众科FPGA开发板FA130核心器件为AlteraCyclone系列的EP1C3,配置芯片为EPCS1,FA130上可以运行SOPCBuilder制作的简单的工程。
FA130具有丰富的板载资源,由于板载有51单片机,FA130还可以作为51单片机的学习开发板。
FA130实现了3.3V系统与5V系统对接功能,具体是通过74LVXC3245(或简称3245)实现的。
FA130随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明,以及QuartusII环境下的设计输入,综合,仿真等内容,另外还包括SOPC建立和开发方面内容,如NiosII的建立和NiosII环境下C/C++程序开发等。
FA130的EDA开发实例包括VHDL和Verilog两个版本,FA130的51单片机开发实例包括汇编和C语言两个版本。
同时FA130还包括详细的使用手册和丰富的配套资料,非常适合FPGA,VHDL,Verilog开发学习者使用。
另外FA130随板DVDROM中还包括VS.NET的开发实例,在学习FPGA开发、51单片机开发的同时还可以学习到VS.NET开发环境中C#程序的开发,VS.NET和C#也是WINCE.NET系统上主要的开发环境和编程语言。
图1-1FA130开发板
联华众科FPGA开发板FA130具有丰富的板载资源。
核心器件包括FPGA芯片AlteraEP1C3T100和PLCC封装的单片机STC89LE52。
EP1C3可用I/O分4组全部以插针的形式引出,供外部扩展时使用。
FPGA配置芯片为EPCS1,EPCS1为FLASH类型存储器,存储空间为1M位(1,046,496bits),EPCS1可以工作在5V或3.3V,在本开发板EPCS1与FPGA的IO相同工作电压为3.3V。
时钟资源包括频率为66M有源晶振和1个外接有源晶振插座,外接有源晶振插座可直接安装用户自己希望的任何频率有源晶振。
复位电路由一个复位按键和一片复位芯片组成,复位芯片为IMP812T,IMP812T输出高电平有效的复位脉冲,脉冲宽度为140ms。
IMP812T的复位门限(ResetThreshold)为3.08V,输出的复位信号同时提供给FPGA芯片和单片机使用,FA130上EP1C3和51单片机89LE52均工作在3.3V电源电压。
显示资源包括6位共阴七段数码管,8位LED(绿色),1片1602LCD显示屏。
键盘资源包括4*4按键阵列,4个独立按键,其中4个独立按键可以作为单片机的中断源使用。
电源部分包括1片LM1085-5.0,1片AS2830-3.3和1片AS2830-1.5,LM1085-5.0提供5V直流电源作为AS2830-3.3,AS2830-1.5输入电源和LCD1602供电电源。
AS2830-3.3提供3.3V直流电源,作为FPGA的IO电源和开发板上其他设备电源。
AS2830-1.5提供1.5V直流电源,作为FPGA的核心供电电源。
存储资源包括1片24C02和1片93C46,24C02连接在I2C总线上,是存储空间为256字节串行E2PROM,24C02的设备地址也可以由板上的3位拨码开关设置。
93C46为SPI接口的串行E2PROM,93C46存储空间为128字节。
其他资源还包括8位拨码开关,连接到EP1C3上。
1.2设计软件介绍
本设计使用Altera公司的QuartusII软件,版本为8.0。
AlteraQuartusII设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。
工程师使用同样的低价位工具对StratixFPGA进行功能验证和原型设计,又可以设计HardCopyStratix器件用于批量成品。
系统设计者现在能够用QuartusII软件评估HardCopyStratix器件的性能和功耗,相应地进行最大吞吐量设计。
Altera的QuartusII可编程逻辑软件属于第四代PLD开发平台。
该平台支持一个工作组环境下的设计要求,其中包括支持基于Internet的协作设计。
Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。
改进了软件的LogicLock模块设计功能,增添了FastFit编译选项,推进了网络编辑性能,而且提升了调试能力。
第二章系统方案设计
设计要求:
1、行列式键盘电路包括:
时钟产生电路,扫描电路、按键标志产生电路和键盘译码器;
2、LED显示电路设计包括:
时钟发生器、扫描信号发生器、显示缓存器、七段译码器、小数点产生模块和闪烁模块;
3、键盘与LED显示电路配合,完成数据修改,移位,灭零和小数点移动等功能。
2.1总设计方案
根据课题要求,本设计主要由三个模块完成,
1)输入:
行列式键盘,具备0-9十个数字键及数据修改/确认,左移位键,右移位键三个功能键。
2)输出:
六位7段数码管。
3)主程序:
实现时钟产生,键位识别,数据修改,移位等功能。
4)应以上三个模块要求,设计分频模块,产生符合要求的方波。
如图2-1所示:
图2-1系统设计方案图
2.2分频器设计方案
本设计采用FPGA硬件设计,其内置时钟频率为66MHz,而三个模块需要的是频率较低的信号,应通过寄存器计数来实现分频,考虑到高低频率差异太大,所以拆分成为两个寄存器来实现,这样可以得到250Hz信号,然后再使用两个寄存器可分别得到5Hz,1Hz两个信号。
如图2-2所示。
图2-2分频示意图
2.3行列式键盘设计方案
行列式键盘的工作方式是读取行列线的状态,查看是否有按键按下。
键盘部分提供一种扫描的工作方式,能对键盘不断扫描、自动消抖、自动识别按下的键,并给出编码,能对双键或
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 fpga 通用 外设 电路设计
![提示](https://static.bdocx.com/images/bang_tan.gif)