EDA技术课程设计题目与任务.docx
- 文档编号:28240814
- 上传时间:2023-07-09
- 格式:DOCX
- 页数:43
- 大小:29.23KB
EDA技术课程设计题目与任务.docx
《EDA技术课程设计题目与任务.docx》由会员分享,可在线阅读,更多相关《EDA技术课程设计题目与任务.docx(43页珍藏版)》请在冰豆网上搜索。
EDA技术课程设计题目与任务
五课程设计题目与内容
1.电子秒表设计
内容及要求:
完成具有多计数功能的秒表,并可将结果逐一显示在7段数码管上,具体要求如下:
(1)输入时钟10khz,采用AlteraEP1C6Q240C8FPGA;
(2)异步、同步复位,计时精度1ms,最大计时240秒;
(3)至少对6个目标计时,并可显示于7段数码管,格式为xxx.yyy,秒为单位;
(4)计时值可逐一顺序回显;
(5)按下一次终止键完成一个对象的计时,计时间隔小于最大计时值;
(6)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
选题:
限2人:
共同进行电路和验证方案设计,1人仿真,另1人FPGA实现
2.avalon总线从接口设计
内容及要求:
实现Altera的NiosIICPU外部总线接口电路,完成存储器的读写操作。
(1)CPU采用AlteraNiosn;
(2)接口电路采用同步操作,注意时钟的选择;
(3)寻址空间0x8000~0x8ffff,数据总线宽度8比特;
(4)存储器的种类为寄存器即可,具有读写功能;
(5)avalon总线接口为slave;
(6)下载验证时要和CPU一同实现相应的功能,软件进行读写操作。
进度安排:
本课程设计持续10天,其中最后一天((依例周5)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的仿真;
第8-9天:
约束设计,与CPU集成综合、下载,用c语言实现操作,并指导老师验收
设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
选题:
限2人:
共同进行电路和验证方案设计,1人逻辑电路设计与仿真,另1人系统集成及软件代码设计
3.可控脉冲发生器
内容及要求:
实现周期、占空比均可调的脉冲发生器。
(1)采用1khz的工作时钟;
(2)脉冲周期0.5s~6s,占空比10%~90%;
(3)可初始化:
周期2.5s,占空比50%;
进度安排:
本课程设计持续10天,其中最后一天(依例周五)为答辩时间。
4.8bit序列检测器
内容及要求:
完成从2bit输入码流中检测特定8bit数据的电路,具体要求如下:
(1)输入2bit码流,msb在前,4个周期的数据组成一个结构化字节;
(2)检测序列0x7e;
(3)成功检测到特定序列后,点亮一个LED;
(4)操作中采用开关作为数据输入,按键作为有效数据指示信号;
(5)工作时钟选择1k即可;
(6)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
5.出租车计价器电路
内容及要求:
完成简易出租车计价器设计,选做停车等待计价功能。
(1)起步8元/3公里,此后1元/550米;
(2)里程指示信号为每前进50米一个高电平脉冲,上升沿有效;
(3)工作时钟1khz;
(4)前进里程开始之前显示价钱,精确到0.1元;
(5)停车后,显示价钱和精确到100米的里程;
(6)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
6.数码锁设计
内容及要求完成一简易密码锁的设计,实现8位密码的设定与开锁。
(1)4x4的键盘进行密码输入,由左到右、由上到下的顺序:
1/2/3/4,5/6/7/8,*/9/0/#;
(2)密码初始值为55555555;开锁方式:
xxxxxxxx#(x代表密码数字,位数大于等于1位小于等于
8位);密码设定方式:
*yyyyyyyy*yyyyyyyy(y旧密码,输入两次,正确时数码管有提示),然后输入#xxxxxxxx#xxxxxxxx#xxxxxxxx(x为新密码,连续3次,正确/错误时有提示);(3)工作时钟1khz;连续6次输错密码则锁死,只有重启电路;连续3次错误点亮警报灯,1次正确点亮指示灯;
(4)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
7.7分频时钟产生电路
内容及要求
完成7分频电路。
(1)将输入时钟进行7分频;
(2)工作时钟1hz;
(3)分频信号点亮LED工作时钟0~7计数显示于数码管;
(4)复位时分频信号无输出;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
8.简易交通灯控制电路
内容及要求完成简单十字路口直行的交通灯控制电路设计。
(1)十字路口,南北方向红:
黄:
绿为20s:
5s:
40s且可调;
(2)工作时钟10hz;
(3)各个方向的红黄绿等可用3个单色灯替代;
(4)选做黄灯1hz闪烁;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
9.同步FIFO的设计
内容及要求
完成4bit宽、256深的同步FIFO。
(1)用开关作为输入数据,按键作为数据有效指示或者写信号;
(2)数码管作为输出,按键作为读信号;
(3)满、空指示驱动LED;
(4)工作时钟100k即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
10.8位移位寄存器设计
内容及要求
完成8比特双向移位寄存器的设计。
(1)并入串出时用开关作为输入数据,按键作为数据有效指示或者写信号,LED作为串行输出数据;
(2)串入并出时单个开关配合按键做输入,2数码管作输出;
(3)键盘作为串入并出/并入串出、左移/右移控制;
(4)工作时钟100Hz即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
11.8人抢答电路设计
内容及要求
完成8人抢答电路设计。
(1)按键用作抢答输入,顺序编号1~8;
(2)数码管显示抢答得胜的号码;
(3)由控制信号决定新一轮抢答的开始;
(4)工作时钟100Hz即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
12.7人表决电路设计
内容及要求
完成7人表决电路设计,LED灯表示通过、否决。
(1)开关表示赞成与否,1~8编号(1赞成);
(2)LED显示表决的结果;
(3)数码管分别显示赞成、否决的人数;
(4)工作时钟100Hz即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
13.拔河游戏电路设计
内容及要求
设计拔河游戏电路,用按键与LED表示输入与输出。
(1)初始时,16个LED中间的两个点亮,然后游戏双方不停按动按键,点亮的两个LED向按动按键慢的一方移动;
(2)每按动一下按键,LED向对方移动一格;
(3)只要LED移动到头,游戏结束;
(4)工作时钟100Hz即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证
方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
选题:
限2人:
共同进行电路和验证方案设计,1人仿真,另1人FPGA实现
14.乒乓球游戏电路设计
内容及要求
设计乒乓球游戏电路,用按键与LED表示输入与输出。
(1)
0.1s
初始时,8个LED最边上的点亮,按下键表示发球,亮的灯依次向对方移动,当到达顶头时内对方必须按下按键表示接球,否则输球;
(2)接球后LED灯向对方移动,LED没有到顶头时就按下按键犯规;
(3)输球或者犯规,游戏结束;
(4)工作时钟100Hz即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
选题:
限1-2人:
共同进行电路和验证方案设计,1人仿真,另1人FPGA实现
15.曼彻斯特编码电路设计
内容及要求
串行NRZ码输入,Manchester码输出的编码器。
(1)NRZ码字按照编码规则编码;
(2)2x时钟输入,在内部进行分频;
(3)设计合适的验证方法;
(4)工作时钟10kHz即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
16.排队电路设计
内容及要求单窗口排队机电路,给每个新来者编号,并计算队伍长度。
(1)进队、离队两个信号作为输入,当前服务号码和队长各由4个数码管显示;
(2)初始时队长0,进队号码由1顺序递增,输出编号;
(3)有人入队,长度加,有人离队长度减;
(4)工作时钟适当即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
17.脉冲检测电路设计(课堂已讲解,本次不选)
内容及要求探测高电平脉冲,给出1bit指示信号。
(1)采用按键模拟输入脉冲,宽度不定;
(2)LED作为检测输出,输出1bit宽;
(3)电路可以异步复位;
(4)工作时钟1hz;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
18.以太网帧头检测电路设计(样本示例,本题目弃选)
内容及要求
检测MII接口的以太网帧头,保存ICMP(ping指令)包一个。
(1)接收以太网物理芯片传来的4bit无结构数据,探测帧头,恢复数据结构;
(2)输入数据时钟采用PHY的时钟;
(3)将ICMP数据保存,逐字(2字节)写到数码管;
(4)使用RAM或寄存器保存数据;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
19.简易频率计电路设计
内容及要求
检测12M以下的频率并将结果显示在数码管上。
(1)采用系统的最高输入时钟48M;
(2)8个数码管显示频率值,最低两位小数位,没有小数点;
(3)最高检测频率受限,自行计算;
(4)复位后输出为0;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
20.算术计算器电路设计
内容及要求实现一位十进制数的加减乘除元算,结果显示在数码管上。
(1)键盘作为运算数据输入;
(2)不同位置的按键代表运算符;(3)2个数码管显示运算结果;
(4)支持连续运算;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
21.日历电路设计
内容及要求显示年、月、日或者时、分、秒的日历电路,精度ms。
(1)两种模式:
年月日或者时分秒,数码管显示;
(2)年月日、时分秒均递增可调;
(3)闰月自动调整选做;
(4)工作时钟适当即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
22.串并变换电路(课堂已讲解,本次不选)
内容及要求
将带有MSBf示的串行数据变换成16bit并行数据并伴随有效相位指示。
(1)两个输入信号,一是数据串入,一是msb相位ie指示,高电平有效;
(2)输入信号为持续码流,相位指示信号为周期信号;
(3)输出2字节显示于数码管;
(4)工作时钟适当即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
23.异步FIFO设计
内容及要求实现完全异步的数据之间转换,宽8位,深256。
(1)采用双口同步RAM实现;
(2)full/empty/almost_full/almost_empty输出信号点亮LED;
(3)数据来自内部的序列发生器;
(4)工作时钟适当即可;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
24.电梯控制器电路设计
内容及要求设计智能电梯运行控制电路,板级验证用按键/开关与数码管/LED表示输入与输出。
(1)楼层4层;
(2)梯内显示当前楼层、梯外各层显示当前电梯所在楼层;
(3)1层只有向上按钮,4层只有向下按钮,其余各层均有上下按钮;
(4)电梯具有锁定功能(梯内);
(5)超重/超员报警(电路有空载、超重、乘客入梯指示输入);
(6)采用Altera的cyclone器件,目标板soc实验室开发板;(7)设计相应的调度算法,使运营成本最低;
(8)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、后仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2天:
讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备;
第3-4天:
完成设计与验证方案,经指导老师验收后进入模块电路设计;
第5-7天:
完成模块电路设计,进行代码输入,并完成代码的初步仿真;
第8-9天:
代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计;整理设计资料,撰写报告、准备答辩;
第10天:
验收合格后进行答辩。
选题:
限2人
25.LCD模块接口电路设计
内容及要求
实现Niosll驱动240X128LCD显示。
(1)T6963C控制器,显示模块与CPU的接口采用标准的8位微处理器接口,即D旷D7、nRDnWRnCE以及C/D信号,当C/D为‘1'时,选中指令通道,数据总线上的数据均为指令;当C/D为‘0'时,选中数据通道,数据总线上的数据为写入LCD或读出的有效数据。
8bit输入,串行
输出,伴有串行信号msb指示;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
26.74LS147内部功能电路设计
内容及要求
(1)完成74LS147内部功能电路;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
27.74LS190内部功能电路设计
内容及要求
(1)74LS190内部功能电路设计;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
28.74LS161内部功能电路设计
内容及要求
(1)74LS161内部功能电路设计;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
29.74LS191内部功能电路设计
内容及要求
(1)74LS191内部功能电路设计;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
30.音频信号存储与播放
内容及要求
(1)4.096s音频信号,8kA/D转换为8bit数据,共32768字节,存储播放;
(2)音频数据自行解决,可采用语音传感器采集;
(3)扬声器播放;
(4)可以部分播放,时长可控;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
31.并串变换(课堂已讲解,本次不选)
内容及要求实现并行数据于串行数据的变换。
(1)8bit输入,串行输出,伴有串行信号msb指示
(2)数据不连续,开关模拟输入;
(3)led模拟输出;
(4)工作时钟1hz;
(5)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
32.74LS169计数器功能模块
内容及要求
(1)74LS169计数器功能模块;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后一天(依例周五)为答辩时间。
33.直流电机转速控制
内容及要求
(1)简单的直流电机闭环控制装置,要求电机的转速可以手动设置,然后通过调节PWM输出,使
电机的转速逐步逼近用户设定的转速值;
(2)完成全部流程:
设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
本设计持续10天,其中最后
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 课程设计 题目 任务