具有整点报时功能的可校时数字钟.docx
- 文档编号:28233673
- 上传时间:2023-07-09
- 格式:DOCX
- 页数:22
- 大小:495.42KB
具有整点报时功能的可校时数字钟.docx
《具有整点报时功能的可校时数字钟.docx》由会员分享,可在线阅读,更多相关《具有整点报时功能的可校时数字钟.docx(22页珍藏版)》请在冰豆网上搜索。
具有整点报时功能的可校时数字钟
第一章数字钟的工作原理
第一节介绍
20世纪末,电子技术取得了飞速的进展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力的推动了社会生产力的进展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高,产品跟新换代的节拍也愈来愈快。
数字钟已成为人们日常生活中必不可少的必需品,普遍用于个人家庭和车站、码头、剧场、办公室等公开场合,给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相较具有更高的准确性和直观性,且无机械装置,具有更更长的利用寿命,节省了电能。
因此在许多电子设备中被普遍利用。
数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路。
通过设计加深对方才学习了的数字电子技术的熟悉。
本次设计以数字电子为主,别离对一秒信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计,然后将它们组合来完成时、分、秒的显示而且具有整点报时和走时校时的功能。
并通过本场设计加深对数字电子技术的明白得和更熟练是有计数器、触发起和各类逻辑门电路的能力。
电路要紧利用集成计数器,例如74LS160、CD451八、译码集成电路,例如CD451一、LED数码管及各类门电路和大体的触发器等,电路利用5号电池供电,很适合在日常生活中利用。
第二节设计方案论证
方案一:
采纳小规模集成电路实现
采纳集成逻辑电路设计具有能实现,时分秒计时功能和多点按时功能,计时数据的更新每秒自动进行一次,不需程序干与。
方案二:
EDA技术实现
采纳EDA作为主操纵外围电路进行电压,时钟操纵键盘和LED操纵,此方案逻辑电路复杂,且灵活性较低,无益于各类功能的扩展,在对电路进行检测比较困难。
方案三:
单片机编程实现
在按键较少的情形下,采纳独立式4个按键,经软件设计指定的I/O口,送出逻辑电平,操纵数码管显示,依照数字电子钟的设计要求与原理和特性,本系统采纳单片机AT89C52串口输出的形式来设计电路,使功能及成效更完美。
比较以上三种方案的优缺点,方案一简练灵活可扩展性好,能完全达到设计要求,同时符合本次课程设计的要求,故采纳第一种方案。
第三节数字钟的组成和大体工作原理
数字钟事实上是一个对标准频率进行计数的计数电路。
它的计时周期是12小时,由于计数器的起始时刻不可能与标准时刻(如北京时刻)一致因此采纳校准功能和报时功能。
图1-1数字钟组成框图
数字中电路要紧由译码显示器、校准电路、报时电路、时计数器、分计数器、秒计数器,振荡电路和单次脉冲产生电路组成。
其中电路系统由秒信号发生器,“时”、“分”、“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一样用石英晶体振荡器加分频器来实现,奖标准秒信号送入“秒计数器”,“秒计数器”采纳60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采纳60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到时计数器。
时计数器采纳12进制计数器,可实现对12小时的计时,译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路,七段显示译码器,在通过六位LED七段显示器显示出来。
整点报时电路时依照计时系统的输出状态产生一个脉冲信号,然后去触发一音频发生器实现低、高音报时。
校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的,如上图1-1所示多功能数字钟的组成框图。
第二章数字钟的显示部份
数字钟的显示部份要紧由计数电路和译码显示电路组成,电路通过计数器实现数字钟的计时,并通过译码器将计时器的计数译码并传给数码管显示出来,从而实现数字钟的计时显示,令人们直观的看到此刻的时刻。
第一节计数器
秒脉冲信号通过级计数器别离取得“秒”个位、十位,“分”个位、十位和“时”个位、十位的计时。
“秒”“分”计数器为60秒为1分,60分为1小时、时计数器采纳12小时计位,别离组成两个六十进制(分、秒)一个十二进制计数器。
将这些计数器适当的连接,就能够够组成秒、分、时的计数,实现计时的功能进制计数器,它们都能够用两个十进制计数器来实现,六十进制计数器和十二进制计数器都可由BCD加法计数器74LS160组成,因为两片74LS160就能够够组成六十进制和十二进制计数器了。
74LS160功能介绍
74LS160为十进制计数器,直接清零。
74LS160为可预置的十进制计数器,共有54/74160和54/74LS160两种线路结构型式。
其电特性典型值如下表2-1。
表2-1电特性典型值
型号
Fmax
PD
54160/74160
32MHz
305mW
54LS160/74LS160
32MHz
93mW
74LS160是一个具有异步清零、同步置数、能够维持状态不变的十进制上升沿计数器,功能管脚图如下图2-1。
图2-174LS160功能管脚图
引出端符号:
TC 进位输出端
CEP 计数操纵端
Q0-Q3 输出端
CET 计数操纵端
CP 时钟输入端(上升沿有效)
/MR 异步清除输入端(低电平有效)
/PE 同步并行输入置数端(低电平有效)
异步清零端/MR1为低电平常,不管时钟端CP信号状态如何,都能够完成清零功能。
74LS160的预置是同步的。
当置入操纵器/PE为低电平常,在CP上升沿作用下,输出端Q0-Q3与数据输入端P0-P3一致。
关于54/74160,当CP由低至高跳变或跳变前,若是计数器操纵端CEP、CET为高电平,那么/PE应幸免由低至高电平的跳变,而54/74LS160无此种限制。
74LS160的计数是同步的,靠CP同时加在四个触发器上而实现的。
其内部接线图如以下图2-2
图2-274LS160内部电路图
表2-274LS160动态特性:
参数
测试条件
‘160
‘LS160
单位
最小
最大
最小
最大
fmax
VCC=5V
CL=15pF
RL=40Ω
(‘LS160为2KΩ)
25
25
MHZ
tPLH
CP→TC
35
35
ns
tPHL
35
35
tPLH
CP→Q
(/PE=H)
20
24
ns
tPHL
23
27
tPLH
CP→Q
(/PE=L)
25
24
ns
29
27
16
14
ns
tPHL
16
14
tPHL
tPHL
38
28
ns
tPLH
CET→TC
当CEP、CET均为高电平常,在CP上升沿作用下Q0-Q3同时转变,从而排除异步计数器中显现的计数尖峰。
关于54/74LS160的CEP、CET跳变与CP无关。
74LS160有超前进位功能。
当计数溢出时,进位输出端(TC)输出一个高电平脉冲,其宽度为Q0的高电平部份。
在不外加门电路的情形下,可级联成N位同步计数器。
关于54/74LS160,在CP显现前,即便CEP、CET、/MR发生转变,电路的功能也不受阻碍。
Fmax-最大时钟频率
tPLH-输出由低到高电平传输延迟时刻
tPHL-输出由高到低电平传输延迟时刻
表2-3推荐工作条件:
54160/74160
54LS160/74LS160
单位
最小
额定
最大
最小
额定
最大
电源电压Vcc
54
5
V
74
5
5
输出高电平电压Vm
2
2
V
输出低电平电压Vil
54
V
74
输出高电平电流Iou
-800
-400
μA
输出低电平电流Iol
54
16
4
μA
74
16
8
时钟频率fα
0
25
0
25
MHx
脉冲宽度tW
CP
25
25
ns
/NR
20
20
建立时间t
P0-P3,CEP
20
20
Ns
/PE
25
20
保持时间t
0
0
ns
54/74160和54/74LS160的工作电压都是7V,他们输入的电压别离是:
54/74160的是;54/74LS160的是7V。
CET与CET间的电压54/74160是。
工作环境54系列的是-55~125℃,74系列的是0~70℃。
他们的贮存温度都是-65~150℃。
他们的工作条件如上表2-3所示。
2.1.2六十进制计数器
时钟的“分”、“秒”计数器采纳六十进制计数,如以下图2-1-3所示,个位为十进制,故EN=1,Cr=0,计数到9以后自动清零,向高位进位,信号采纳Q4Q3Q2Q1=1001,将Q4Q1送入与非门,与非门的输出能够做进位信号。
因为当Q4Q1不同时为1,Y为1,当QQ同时为1时,Y为0,同时计数器到9后自动清零,这时Y又变成1,即显现了一个上升沿。
如以下图2-3六十进制接线图。
图2-3六十进制连接图
十位接成六进制,利用Q4Q3Q2Q1=0110的信号清零,同时结合高位进位。
2.十二进制计数器
时钟的“时”计数器采纳十二进制计数器计数,个位为十进制计数器,当计数器计数到12时,即十位为0001个位为0010时,同时清零,达到了十二进制计数器的目的,即高位的Q1好低位的Q2送入与非门做清零信号,完成“时”计数器的计数,从而完成一个周期的计时。
如以下图2-4十二进制接线图。
图2-4十二进制连接图
第二节译码显示电路
译码显示电路是将数字钟的计时状态直观清楚的反映出来,被人们的视觉器官所同意,是人们最直接看到时钟的部份,是人们历时钟的要紧部份,而咱们研究的是对译码显示电路的组成、功能的分析。
显示器件选用LED七段数码管,在译码显示电路输出信号的驱动下,显示出清楚直观的数字符号。
本设计所选用的是半导体数码管,是用发光二极管(简称LED)组成的字形来显示数字,七个条形发光二极管排列成七段组合字形,便组成了半导体数码管,半导体数码管有共阳极和共阴极两种类型。
共阳极数码管的七个发光二极管的阳极连在一路,而七个阴极那么是独立的。
共阴极数码管与共阳极数码管相反,七个发光二极管的阴极接在一路,而阳极是独立的。
当阳极数码管的某一阴极接低电平常,相应的二极管发光,可依照字形使某几段二极管发光,因此共阳极数码管需要输出低电平有效的译码器去驱动。
共阴极数码管那么需要输出高电平有效的译码器去驱动。
当数字钟的计数器在CP脉冲的作用下,按60秒为1分、60分为1小时,12小时为半天的技术规律计数时,就应将其状态显示成清楚的数字符号。
这就需要将计数器的状态进行译码并将其显示出来。
咱们选用的计数器全数是二-十进制集成片,“秒”“分”“时”的个位和十位的状态别离由集成片中的四个触发器的输出状态来反映的。
因此,译码显示电路选用BCD-7段所存译码/驱动器CD4511。
2.数码管
数码管采纳LG3611AH型数码管,它是共阴极数码管,需要输入高电平有效。
图2-5数码管结构图
2.CD4511的大体原理
时钟的计数通过译码电路通过译码然后传给LED显示,本次设计译码器采纳CD4511型译码器。
CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点如下具有BCD转换、消隐和锁存操纵、七段译码及驱动功能的CMOS电路能提供较大的拉电流,可直接驱动LED显示器。
其引脚如图2-6。
图2-6CD4511的引脚图
其功能介绍如下:
BI:
当BI=0 时,不管其它输入端状态如何,七段数码管均处于熄灭状态,不显示数字。
LT:
当BI=1,LT=0 时,不管输入 DCBA 状态如何,七段均发亮,显示“8”。
它要紧用来检测数码管是不是损坏。
LE:
使能操纵端,当LE=0时,许诺译码输出。
DCBA:
为8421BCD码输入端。
abcdefg:
为译码输出,输出为高电平。
CD4511的EI、LI端接高电平,LE端接低电平,输入端D、C、B、A接74LS161的输出端QA、QB、QC、QD。
,其输出端a~f接数码管。
当数字钟的计数器在CP脉冲韵作用下,按60秒为1分、60分为1小时,‘24小时为1天的计数规律计数时,就应将其状态显示成清楚的数字符号。
这就需要将计数器的状态进行译码并将其显示出来。
咱们选用的计数器全数是十进制集成片.输出的计数状态都按 BCD代码以高低电平来表现。
因此,需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。
原理如图2-7所示:
图2-7原理图
下表2-4的说明:
一、锁存功能:
译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由操纵端LE的电平状态。
当LE为“0”电平导通,TG2截止;当LE为“1”电平常,TG1截止,TG2导通,现在有锁存作用。
二、译码:
CD4511译码用两级或非门担任,为了简化线路,先用二输入端与非门对输入数。
据B、C进行组合,得出
四项,然后将输入的数据A、D一路用或非门译码。
3、消隐:
BI为消隐功能端,该端施加某一电平后,迫使B端输出为低电平,字形消隐。
表2-4CD4511的真值表
LE
BI
LT
D
C
B
A
a
b
c
d
e
f
g
显示
X
X
0
X
X
X
X
1
1
1
1
1
1
1
8
X
0
1
X
X
X
X
0
0
0
0
0
0
0
消隐
0
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
0
0
0
0
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
2
0
1
1
0
0
1
1
1
1
1
1
0
0
1
3
0
1
1
0
1
0
0
0
1
1
0
0
1
1
4
0
1
1
0
1
0
1
1
0
1
1
0
1
1
5
0
1
1
0
1
1
0
0
0
1
1
1
1
1
6
0
1
1
0
1
1
1
1
1
1
0
0
0
0
7
0
1
1
1
0
0
0
1
1
1
1
1
1
1
8
0
1
1
1
0
0
1
1
1
1
0
0
1
1
9
0
1
1
1
0
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
0
1
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
1
0
0
0
0
0
0
消隐
1
1
1
X
X
X
X
锁存
锁存
第三节显示部份的仿真电路
通过EWB软件仿真,实现了计数器六十进制仿真和十二进制仿真,而且实现了显示电路的仿真。
图2-8六十进制
图2-9十二进制
图2-10显示电路仿真图
第三章数字钟的操纵电路
数字钟的操纵电路要紧由振荡电路、分频电路、校时电路、报时电路。
振荡电路和分频电路操纵数字钟的计时功能,通过它们给数字钟计时电路准确的1Hz频率,使数字钟准确计时。
校时电路通过改变计数器的计数,那时钟不准时及时给与纠正,使数字钟走时准确。
报时电路通过对时钟的整点报时,提示人们此刻的时刻,是数字钟的重要组成部份。
第一节振荡电路和分频电路
振荡器是数字钟的核心,起的作用是产生一个频率标准的时刻频率信号,然后再由分频器分秒脉冲,因此振荡器频率的精度与稳固度大体决定了数字电子钟的质量。
振荡器的稳固度及频率的精准度决定了数字钟计时的准确程度,通常选用石英晶体组成振荡器电路。
一样来讲,振荡器的频率越高,计时精度越高。
采纳石英晶体振荡器通过度频取得这一个频率稳固准确的32768Hz的方波信号。
保证数字钟的走时准确及稳固。
由数字钟的晶体振荡器输出较高,为了取得1Hz的秒信号输入,需要对振荡器的输出信号进行分频。
实现分频器的电路是计数器电路,一样采纳多级二进制计数器来实现。
将32768Hz的振荡信号分频为1Hz的分频倍数为32767(2的15次方),即实现该分频功能的计数器相当于15极2进制计数器。
本次实验中采纳CD4060来组成份频电路,CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包括了振荡电路所需的非门,利用方便。
振荡分频电路图如下图3-1.
图3-1振荡分频电路图
3CD4060功能及特性
CD4060由一振荡器和14级二进制串行计数器位组成,振荡器的结构能够是RC或晶振电路,CR为高电平常,计数器清零且振荡器利用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上利用斯密特触发器对时钟上升和下降时刻无穷制。
图3-2CD4060的外部引脚图
表3-1CD4060的电气参数
电源电压(VDD)
to+18V
输入电压(VIN)
toVDD+
储存温度范围(TS)
-65℃to+150℃
PD
普通双列封装
700mW
小外形封装
500mW
焊接温度(TL)
焊接10秒
260℃
图3-3CD4060的内部电路图
74LS74功能及特性
74LS74为带预置和清除端的两组D型触发器,共有54/7474、54/74H74、54/74S74、54/74LS74四种线路结构形式,其要紧电特性的典型值如下表3-2。
表3-2要紧电特性
型号
最高工作频率
PD
5474/7474
25MHz
85mW
54H74/74H74
43MHz
150mW
54S74/74S74
110MHz
150mW
54LS74/74LS74
33MHz
20mW
引出端符号1CP、2CP时钟输入端1D、2D数据输入端输出端CLR1、CLR2直接复位端(低电平有效)PR1、PR2直接置位端(低电平有效)
逻辑图如下3-4
图3-4逻辑图
表3-3功能表:
输入
输出
PR
CLR
CLK
Dn
Qn
/Qn
L
H
X
X
H
L
H
L
X
X
L
H
L
L
X
X
H
H
H
H
↑
↑
H
L
H
H
↑
↑
L
H
H
H
L
X
Qn
/Qn
极限值电源电压………………………………………….7V输入电压54/7474、54/74H74、54/74S74…………….54/74LS74……………………………………7V
工作环境温度54XXX………………………………….-55~125℃74XXX………………………………….0~70℃存储温度………………………………………….-65~150℃
第二节校时电路
图3-5较时电路图
数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采纳正常计时信号与校正信号能够随时切换的电路接入其中。
即用COMS与或非门实现的时或分校时电路,In1端与低位的进位信号相连;In2端与校正信号相连,校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端那么与分或时个位计时输入端相连。
当开关打向下时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号能够顺利通过与或门,故校时电路处于正常计时状态;当开关打向上时,情形正好与上述相反,这时校时电路处于校时状态。
实际利历时,因为电路开关存在抖动问题,因此一样会接一个RS触发器组成开关消抖动电路,因此整个较时电路就如上图3-5。
第三节报时电路
数字钟整点报时是最大体的功能之一,此刻设计的电路要求在离电路应在整点10秒钟内开始整点报时,即那时刻在59分51秒到59分59秒期间时,报时电路时操纵信号每隔1秒钟鸣叫一次每次持续时刻为1秒,共响5次,前四次为低音500Hz,最后一声为高音1000Hz。
整点报时电路的电路原理图如下3-6。
图3-6整点报时电路原理图
参考文献
1.张庆双等编.电子元器件的选用与检测[M].—北京:
机械工业出版社,2002:
32-35
2.杨志忠主编.数字电子技术[M].—北京:
高等教育出版社,2000:
65-68
3.付植桐主编.电子技术[M].—北京:
高等教育出版社,2001:
15-22
4.郭明琼等编.经常使用数字集成电路原理与应用[J].—北京:
人民邮电出版社,2006:
26-28
5.刘修文等编.新编电子操纵电路300例[C].—北京:
机械工业出版社,2005:
12-13
6.阎石主编.数字电子技术基础[M].-北京:
高等教育出版社,1985:
67-70
7.肖景和主编.数字集成电路应用精粹[M].-北京:
人民邮电出版社,2002:
55-59
8.孟贵华主编.电子元器件选用、利用、检测一本通[H].-北京:
中国电力出版社,2006:
44-49
9.邓元庆,贾鹏 .数字电路与系统设计[M].-西安:
西安电子科技大学出版社,2003:
66-68
10.梁延贵.现代集成电路有效手册(编码器、译码器、数据选择器、电子开关、电源分册)[M].-北京:
科学技术文献出版社,2002:
23-44
11.张占松,蔡宣三.开关电源的原理与设计[C].-北京:
电子工业出版社,2004:
33-44
后记
通过这次对数字钟的设计,让我受益非浅。
第一深切的了解了设计电路的程序。
当咱们接手一个课题或项目的时候,不是马上就动手弄。
而是应该先进行可行性论证。
第一提出几套方案,然后对各个方案进行对照。
即要在性能上面比较,又要在是不是经济合算上面对照。
假设咱们设计了一个性能专门好的产品。
可是其中的某个元器件却很难买到,或价钱很高。
那么,咱们就应该要考虑是不是采纳那个设计的方案。
最后找出最适合的设计方案。
同时加深了对芯片的了解及其应用。
将书本上面学到的知识和实际应用相结合,咱们回发觉比如说一个加法计数器的大体功能是实现两个二进制数的加法运算,但同时,咱们也能够将它作为一个分频器来利用。
关于芯片的利用,咱们应该在了解它的各项功能的前提条件下,灵活巧妙地运用。
具体的芯片资料和图片咱们通过查阅相关的书籍,在网上能够很方便的查找。
通过这次学习,让我对各类
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 具有 整点 报时 功能 可校时 数字