基于MC1648锁相环频率合成器的毕业设计论文.docx
- 文档编号:28197672
- 上传时间:2023-07-09
- 格式:DOCX
- 页数:52
- 大小:631.02KB
基于MC1648锁相环频率合成器的毕业设计论文.docx
《基于MC1648锁相环频率合成器的毕业设计论文.docx》由会员分享,可在线阅读,更多相关《基于MC1648锁相环频率合成器的毕业设计论文.docx(52页珍藏版)》请在冰豆网上搜索。
基于MC1648锁相环频率合成器的毕业设计论文
摘要
频率合成器是以一个或少量的高准确度和高稳定度的标准频率作为参考频率,由此导出多个或大量的输出频率,这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用。
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式,前两种属于开环系统,因此是有频率转换时间短,分辨率较高等优点,而锁相频率合成器是一种闭环系统,其频率转换时间和分辨率均不如前两种好,但其结构简单,成本低。
并且输出频率的准确度不逊色与前两种,因此锁相环频率合成已获得广泛的应用。
而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。
负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。
关键词:
MC1648;锁相环;频率合成器
Abstract
Thefrequencysynthesizerwithhighaccuracyandhighstabilityofthestandardfrequencyofoneorafewasthereferencefrequency,whichleadstomultipleorlargeamountofoutputfrequency,accuracyandstabilityoftheoutputandthereferencefrequencyisconsistent.Therearewidelyappliedincommunication,radar,measurementandcontrol,instrumentsandotherelectronicsystems.Frequencysynthesizerhasthedirectfrequencysynthesizer,DDSandPLLfrequencysynthesizerinthreebasicmodels,theformertwobelongstotheopenloopsystem,sothereisshortfrequencyconversiontime,resolutionishigher,andthePLLfrequencysynthesizerisaclosedloopsystem,thefrequencyconversiontimeandresolutionisnotasgoodasthefirsttwogood,butithastheadvantagesofsimplestructure,lowcost.Andtheoutputfrequencyaccuracyinferiortotheformertwo,thusPLLfrequencysynthesishasbeenwidelyapplied.VCOisoneoftheessentialcomponents,theperformanceofqualityaroundthewholeloop.NegativeresistanceintegratedLCVCObecauseofthehighoperatingfrequency,agoodwaveform,frequencystability,lowphasenoise,highperformanceandreliable,suitableforVHFandUHFVCO.ThereforethePLLfrequencysynthesisbasedonMC1648.矚慫润厲钐瘗睞枥庑赖。
Keywords:
MC1648;PLLFrequency ;Synthesizer
1绪论
1.1研究背景和意义
随着社会科学的电子技术及电力电子技术的发展,对于一些电路的分析所需的仪器种类越来越多,同时要求的精度也越来越高。
在现代电子学的各个领域,常常需要高精度且频率方便可调的信号源,信号源的使用普及程度也许仅次于万用表和示波器。
频率越高、产生波形种类越多的发生器性能越好,但器件成本和技术要求也大大提高。
在现代电子技术中,为了得到高精度的振荡频率,利用锁相环、倍频、分频等频率合成技术,可以获得多频率、高稳定的信号输出。
鶼渍螻偉阅劍鲰腎邏蘞。
近年来,锁相技术在通信、航天、测量、电视、原子能等领域,能够高性能地完成信号的提取,信号的跟踪与同步,模拟和数字通信的调制与解调、频率合成、滤波等功能,已经成为电子设备中常用的基本部件之一。
通信及电子系统的飞速发展促使集成锁相环和数字锁相环突飞猛进,目前朝着集成化,数字化,多用化方向飞速发展。
利用锁相环路构建高频合成电路,软、硬件也变得可以实现。
其核心是基于锁相和频率合成技术。
纣忧蔣氳頑莶驅藥悯骛。
1.2国内外研究现状
锁相技术起源于二十世纪30年代,提出无线电调幅信号的锁相同步检波技术;40年代电视技术得到发展;50年代空间技术的发展;60年代相继研究制出集成锁相环部件和单片机锁相环路;70年代由于半导体和集成电路技术的飞速发展,使锁相技术越来越广泛的应用于电子技术领域;80至90年代锁相环路理论与研究日益完善,应用范围遍及整个电子技术领域。
颖刍莖蛺饽亿顿裊赔泷。
锁相环作为能跟踪输入信号相位的闭环自动控制系统已获得广泛的应用。
在锁相环的开发、设计研究领域,目前已经探索出多种途径。
大量的研究都致力于通过不同的方式改进锁相环的性能,而对于压控振荡器的设计研究则较少。
而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。
所以其发展方向和性能指标已受到人们关注。
濫驂膽閉驟羥闈詔寢賻。
1.3研究主要内容和结构安排
锁相环是相位误差控制系统,它将设定的参考信号与输出信号之间的相位不断比较,利用两者的相位误差电压来调整输出信号的相位,直到输出信号与参考信号达到同频。
高频信号源要求电子仪器能达到很高的输出频率,具有低相位误差、低杂散、易于集成等特点,能提供频率稳定度很高的输出信号,避免大量使用滤波器,因而有利于集成化和小型化。
该设计以高频信号源系统为研究目标,从问题的提出到方案的确定,从锁相环路的原理、应用和数学模型分析到利用锁相环路构建高频合成电路,软、硬件实现。
銚銻縵哜鳗鸿锓謎諏涼。
首先就设计的研究背景意义做出说明。
第二部分主要介绍了整体设计方案。
第三部分介绍了锁相环各部分的基本知识及原理。
第四部分介绍了用到的芯片。
然后介绍了单元电路的设计和软件设计。
最后给出结论并对课题未来的发展做出了展望。
挤貼綬电麥结鈺贖哓类。
2系统方案设计
2.1方案设计思想
针对传统信号源输出信号稳定性差,准确性低,生产成本高。
本次设计采用变模锁相频率合成技术产生所需要的频率信号。
压控振荡器是频率合成电路的关键部分,能实现压控振荡功能的电路有很多,从电路结构、稳定性、频率上限、调试难易程度、构建系统的费用等方面比较,LC负阻型压控振荡器有明显优势。
负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。
赔荊紳谘侖驟辽輩袜錈。
2.2方案设计方法
本次设计利用单片机最小系统实现输出频率的控制,系统框图如图2-1所示。
由MC145152、MC1648、MC12022系列集成电路芯片组成数字锁相频率合成器,通过单片机AT89S52控制分频数,同时通过液晶显示器向用户反馈信息。
实现可控可调的功能。
塤礙籟馐决穩賽釙冊庫。
AGC
晶振
单片机
键盘
液晶显示
控制器
高速分频
(MC12022)
频率输出
环路滤波器
频率计
可编程
分频器
压控振荡器
(MC1648)
鉴相器
裊樣祕廬廂颤谚鍘羋蔺。
MC1451522
图2-1高频信号源系统框图
3锁相环及频率合成器
3.1锁相环的结构及基本原理
锁相环PLL是一个相位跟踪系统。
图3-1显示了最基本的锁相环方框图。
它包括三个基本部件,鉴相器PD环路滤波器LF和压控振荡器VCO【1】。
仓嫗盤紲嘱珑詁鍬齊驁。
图3-1锁相环的基本构成
设参考信号
(3-1)
式中
为参考信号的幅度;
为参考信号的载波角频率;
为参考信号以其载波相位;
为参考时的瞬时相位。
若参考信号是未调载波时,
常数。
设输出信号为
(3-2)
式中
为输出信号的振幅;
为压控振荡器的自由振荡角频率;
为参考信号以其载波相位;
为参考时的瞬时相位,在VCO未受控制前他是常数,受控之后他是时间函数。
则两信号之间的瞬时相位差为绽萬璉轆娛閬蛏鬮绾瀧。
(3-3)
由频率和相位之间的关系可得两信号之间的瞬时频差为
(3-4)
鉴相器是相位比较器,他把输出信号
和参考信号
的相位进行比较,产生对应于两信号相位差
的误差电压
。
环路滤波器的作用是滤除误差电压
中的高频成分和噪声,以保证环路所要求的性能,提高系统的稳定性。
压控振荡器受控制电压
的控制,
使压控振荡器的频率向参考信号的频率靠近,于是两者频率之差越来越小,直至频差消除而被锁定。
骁顾燁鶚巯瀆蕪領鲡赙。
因此,锁相环的工作原理可简述如下:
首先鉴相器把输出信号
和参考信号
的相位进行比较,产生一个反应两信号的相位差
大小的误差电压
经过环路滤波器的过滤得到控制电压
。
调整VCO的频率向参考信号的频率靠拢,直至最后两者频率相等而相位同步实现锁定锁定后两信号之间的相位差表现为一固定的稳态值。
即瑣钋濺暧惲锟缟馭篩凉。
(3-5)
此时,输出信号的频率已偏离了原来的自由频率
[控制电压
=0时的频率],其偏移量由式(3-4)和式(3-5)得到为鎦诗涇艳损楼紲鯗餳類。
(3-6)
这时输出信号的工作频率已变为
(3-7)
由此可见,通过过锁相环路的相位跟踪作用,最终可以实现输出信号与参考信号同步,两者之间不存在频差而只存在很小稳态相差。
栉缏歐锄棗鈕种鵑瑶锬。
3.2锁相环路的各部件及其数学模型
锁相环原理图如3-2所示:
F1
比较信号U0
鉴相器
输出信号U0
压控振荡器
输入信号Ui
误差电压U
F2
环路滤波
控制电压Ud
图3-2锁相环原理图
3.2.1鉴相器
鉴相器PD又称相位比较器,它是用来比较两个输出信号之间的相位差
。
鉴相器输出的误差信号
是相差
的函数。
鉴相器按其鉴相特性分为正弦型,三角形和锯齿波形。
作为原理分析,通常使用正弦型,较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成。
辔烨棟剛殓攬瑤丽阄应。
图3-3是正弦鉴相器的数学模型图3-4是正弦鉴相器的鉴相特性。
图3-3正弦鉴相器的数学模型图3-4正弦鉴相器的鉴相特性
3.2.2环路滤波器
环路滤波器LF是一个线性低通滤波器,用来滤除误差电压
中的高频分量和噪声,更重要的是它对环路参数调整起到决定性作用。
环路滤波器由线性原件电阻、电容、和运算放大器组成。
它是一个线性系统【3】。
峴扬斕滾澗辐滠兴渙藺。
常用的环路滤波器有RC积分滤波器、无源比例积分滤波器和有源积分滤波器三种。
下面以介绍有源比例积分滤波器为主。
詩叁撻訥烬忧毀厉鋨骜。
有源比例积分滤波器由运算放大器组成。
当运放器开环电压增益A为有限值时,他的传递函数为
(3-8)
式中
由图3-5可见,它也具有低通特性与比例作用。
相频特性也有超前校正的作用。
图3-5有源比例积分滤波器及其特性
3.2.3压控振荡器
压控振荡器VCO是一个电压-频率变换器,再换路政作为被控振荡器,它的振荡频率应随输入控制电压
的线性的变化,即则鯤愜韋瘓賈晖园栋泷。
(3-9)
式中
是VCO的瞬时角频率,
是线性特性斜率,表示单位控制电压,可使VCO角频率变化的数值。
因此又称为VCO的控制灵敏度与增益系数,单位为[rad/s·v].在锁相环路中,VCO的输出对鉴相器起作用的不是瞬时角频率,而是瞬时相位,即胀鏝彈奥秘孫戶孪钇賻。
(3-10)
由此可见,VCO在锁相环中起了一次积分作用,因此也称他为环路中的固有积分环节。
上式就是压控振荡器相位控制的模型,若对上式进行拉氏变换,可得到在复域的表示式为鳃躋峽祷紉诵帮废掃減。
(3-11)
图3-6为其数学模型,其中(a)为其时域模型,(b)为复频域模型。
图3-6VCO的数学模型
由此可得VCO的传递函数为
(3-12)
3.2.4环路相位模型和基本方程
上面分别得到了鉴相器,环路滤波器和压控振荡器的模型,将三个模型连接起来,就可以得到锁相环路的模型【2】。
如图3-7所示稟虛嬪赈维哜妝扩踴粜。
图3-7锁相环路相位模型
复时域分析时可用一个传输算子F(p)来表示。
其中p(≡d/dt)是微分算子。
由上图可以得出锁相环路的基本方程。
陽簍埡鲑罷規呜旧岿錟。
(3-13)
(3-14)
将(3-13)代入(3-14)得
(3-15)
设环路输入一个频率
和相位
均为常数的信号,即
(3-16)
式中,
是控制电压
=0时VCO的固有振荡频率,
是参考输入信号的相位。
令
则(3-17)沩氣嘮戇苌鑿鑿槠谔應。
将式(3-16)代入式(3-17)可得固有频率输入时的环路基本方程
(3-18)
在闭环之后的任何时刻存在着如下关系:
瞬时频差=固有频差-控制频差,记为
(3-19)
3.3频率合成器及其技术指标
频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件。
频率合成器的使用场合不同,对它的要求也不尽相同。
大体上来讲它的主要技术指标有:
频率范围、频率间隔、频率准换时间、准确度与频率稳定度等【3】。
钡嵐縣緱虜荣产涛團蔺。
3.3.1频率范围
频率范围是指频率合成器输出的最低频率fomin和最高频率fomax之间的变化范围,也可用覆盖系数k=fomax/fomin表示(k又称之为波段系数)。
如果覆盖系数k>2~3时,整个频段可以划分为几个分波段。
在频率合成器中,分波段的覆盖系数一般取决于压控振荡器的特性。
懨俠劑鈍触乐鹇烬觶騮。
3.3.2频率间隔(频率分辨率)
频率合成器的输出是不连续的。
两个相邻频率之间的最小间隔,就是频率间隔。
频率间隔又称为频率分辨率。
不同用途的频率合成器,对频率间隔的要求是不相同的。
謾饱兗争詣繚鮐癞别瀘。
3.3.3频率转换时间
频率转换时间是指频率合成器从某一个频率转换到另一个频率,并达到稳定所需要的时间。
它与采用的频率合成方法有密切的关系。
呙铉們欤谦鸪饺竞荡赚。
3.3.4准确度与频率稳定度
频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。
而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。
莹谐龌蕲賞组靄绉嚴减。
4芯片的介绍
4.1AT89S52单片机
本系统选用的处理器是AT89S52单片机,它是一个低功耗,高性能CMOS8位单片机,片内含8kBytesISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISPFlash存储单元,功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。
麸肃鹏镟轿騍镣缚縟糶。
(T2)
T2EX
图4-152单片机管脚图
AT89S52具有如下特点:
40个引脚,8kBytesFlash片内程序存储器,256bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。
納畴鳗吶鄖禎銣腻鰲锬。
此外,AT89S52设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。
空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工作,掉电模式冻结振荡器而保存RAM的数据,停止芯片其它功能直至外中断激活或硬件复位。
同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式,以适应不同产品的需求。
風撵鲔貓铁频钙蓟纠庙。
52单片机兼容MCS-51指令系统,有8k可反复擦写(>1000次)ISPFlashROM和256x8bit内部RAM。
32个双向I/O口支持4.5-5.5V工作电压,3个16位可编程定时/计数器可工作在时钟频率0-33MH。
并且支持全双工UART串行中断口线;有2个外部灭嗳骇諗鋅猎輛觏馊藹。
中断源;低功耗空闲和省电模式;中断唤醒省电模式;3级加密位;看门狗(WDT)电路;软件设置空闲和省电功能;灵活的ISP字节和分页编程;双数据寄存器指针。
铹鸝饷飾镡閌赀诨癱骝。
本次系统设计,运用了52单片机的各个I/O口和2个定时器,但是对于其他的一些功能应用,比如全双工UART串行中断口线、灵活的ISP字节和分页编程之类仍未涉及到,以后将会有更好的运用的。
攙閿频嵘陣澇諗谴隴泸。
P0口:
P0口是一个8位漏极开路的双向I/O口。
作为输出口,每位能驱动8个TTL逻辑电平。
对P0端口写“1”时,引脚用作高阻抗输入。
当访问外部程序和数据存储器时,P0口也被作为低8位地址/数据复用。
在这种模式下,P0具有内部上拉电阻。
在flash编程时,P0口也用来接收指令字节;在程序校验时,输出指令字节。
程序校验时,需要外部上拉电阻。
本次系统中,52单片机的P0口是作为液晶显示器8位的数据传输口使用的,把需要的数字信号并行传输给液晶显示器。
趕輾雏纨颗锊讨跃满賺。
P1口:
P1口是一个具有内部上拉电阻的8位双向I/O口,p1输出缓冲器能驱动4个TTL逻辑电平。
对P1端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(I)。
IL此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入(P1.0/T2)和时器/计数器2的触发输入(P1.1/T2EX),具体如下表所示。
在flash编程和校验时,P1口接收低8位地址字节。
其中P1口还有第二功能,其功能如表4-1所列。
夹覡闾辁駁档驀迁锬減。
表4-1P1口第二功能
引脚号
第二功能
P1.0
T2(定时器/计数器T2的外部计数输入),时钟输出
P1.1
T2EX(定时器/计数器T2的捕捉/重载触发信号和方向控制)
P1.5
MOSI(在系统编程用)
P1.6
MISO(在系统编程用)
P1.7
SCK(在系统编程用)
本系统中,P1口的作用主要是DAC0832的数据传输口,还应用到了其第二功能的定时器,作为DAC0832的频率调节。
但是在下载程序是,其P1.5、P1.6、P1.7口则是作为程序下载口使用的。
视絀镘鸸鲚鐘脑钧欖粝。
P2口:
P2口是一个具有内部上拉电阻的8位双向I/O口,P2输出缓冲器能驱动4个TTL逻辑电平。
对P2端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。
在访问外部程序存储器或用16位地址读取外部数据存储器(例如执行MOVX@DPTR)时,P2口送出高八位地址。
在这种应用中,P2口使用很强的内部上拉发送1。
在使用8位地址(如MOVX@RI)访问外部数据存储器时,P2口输出P2锁存器的内容。
在flash编程和校验时,P2口也接收高8位地址字节和一些控制信号。
本系统中,P2口的主要作用是一部分作为液晶显示器的控制口,另一部分是键盘的输入口。
偽澀锟攢鴛擋緬铹鈞錠。
P3口:
P3口是一个具有内部上拉电阻的8位双向I/O口,p2输出缓冲器能驱动4个TTL逻辑电平。
对P3端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。
P3口亦作为AT89S52特殊功能(第二功能)使用,如下表所示。
在flash编程和校验时,P3口也接收一些控制信号。
P3口除了普通I/O口功能外,也有其第二功能,其功能如表4-2所列。
緦徑铫膾龋轿级镗挢廟。
表4-2P3口第二功能
引脚号
第二功能
P3.0
RXD(串行输入)
P3.1
TXD(串行输出)
P3.2
INT0(外部中断0)
P3.3
INT0(外部中断0)
P3.4
T0(定时器0外部输入)
P3.5
T1(定时器1外部输入)
P3.6
WR(外部数据存储器写选通)
P3.7
RD(外部数据存储器写选通)
本系统中,P3口的主要作用为DAC0832的数据传输口以及控制LED作为指示灯,其也用到了P3.4、P3.5的第二功能。
騅憑钶銘侥张礫阵轸蔼。
RST:
复位输入。
晶振工作时,RST脚持续2个机器周期高电平将使单片机复位。
看门狗计时完成后,RST脚输出96个晶振周期的高电平。
特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。
DISRTO默认状态下,复位高电平有效。
疠骐錾农剎貯狱颢幗騮。
ALE/PROG:
地址锁存控制信号(ALE)是访问外部程序存储器时,锁存低8位地址的输出脉冲。
在flash编程时,此引脚(PROG)也用作编程输入脉冲。
在一般情况下,ALE以晶振六分之一的固定频率输出脉冲,可作为外部定时器或时钟使用。
然而,特别强调,在每次访问外部数据存储器时,ALE脉冲将会跳过。
如果需要,通过将地址为8EH的SFR的第0位置“1”,ALE操作将无效。
这一位置“1”,ALE仅在执行MOVX或MOVC指令时有效。
否则,ALE将被微弱拉高。
这个ALE使能标志位(地址为8EH的SFR的第0位)的设置对微控制器处于外部执行模式下无效。
镞锊过润启婭澗骆讕瀘。
PSEN:
外部程序存储器选通信号(PSEN)是外部程序存储器选通信号。
当AT89S52从外部程序存储器执行外部代码时,PSEN在每个机器周期被激活两次,而在访问外部数据存储器时,PSEN将不被激活。
榿贰轲誊壟该槛鲻垲赛。
EA/VPP:
访问外部程序存储器控制信号。
为使能从0000H到FFFFH的外部程序存储器读取指令,EA必须接GND。
为了执行内部程序指令,EA应该接VCC。
在flash编程期间,EA也接收12伏VPP电压。
邁茑赚陉宾呗擷鹪讼凑。
XTAL1:
振荡器反相放大器和内部时钟发生电路的输入端。
XTAL2:
振荡器反相放大器的输出端。
4.2芯片MC145152、MC12022、MC1648简介
MC145152是MOTOROLA公司生产的大规模集成电路,它是一块采用半行码输入方式置定、由14根并行输入数据编程的双模CMOS-LSI锁相环频率合成器,其内部
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 MC1648 锁相环 频率 合成器 毕业设计 论文
![提示](https://static.bdocx.com/images/bang_tan.gif)