新型结构finFET及其在SRAM电路的应用教材.docx
- 文档编号:28105892
- 上传时间:2023-07-08
- 格式:DOCX
- 页数:15
- 大小:837.52KB
新型结构finFET及其在SRAM电路的应用教材.docx
《新型结构finFET及其在SRAM电路的应用教材.docx》由会员分享,可在线阅读,更多相关《新型结构finFET及其在SRAM电路的应用教材.docx(15页珍藏版)》请在冰豆网上搜索。
新型结构finFET及其在SRAM电路的应用教材
新型结构finFET及其在SRAM电路的应用
摘要:
随着半导体工艺不断发展,CMOS电路尺寸不断缩小,传统的体硅工艺已经很难再
满足器件和电路的性能和功耗要求。
近年来,一种新型器件结构Fin-typefield-effect
transistors(finFETs)越来越受到人们的关注,Intel的22nm工艺便采用了这种结构。
现在流行的finFET又分为两种结构:
independent-gatefinFET(IG-finFET)(又名shorted-gate(SG)finFETs)和tied-gatefinFET(TG-finFET)。
其中IG-finFET因其多
变的工作方式在静态随机存储器(SRAM)电路中受到青睐。
RAM电路的数据存储稳定性已经成为一个引人关注的问题。
而利用IG-finFET多变的工
作方式,基于IG-finFET的SRAM六管单元,能够减少静态和动态功耗,降低延迟,同时提高数据存储稳定性和集成度。
关键字:
IG-finfETTG-finfETSRAM功耗读取稳定性
1新型器件结构的必要性和工艺实现
CMOS工艺的发展主要体现在器件尺寸的不断减小上,而在此过程中,不断增加的亚阈值
电流和栅介质泄露电流成为了阻碍CMOS工艺进一步发展的主要因素。
与传统的体硅MOSFET
相比,finFET器件在抑制亚阈值电流和栅漏电流方面有着绝对的优势。
finFET的双栅或半环
栅和薄的体硅会抑制短沟效应,从而减小亚阈值漏电流。
短沟效应的抑制和栅控能力的增强,使得finFET器件可以使用比传统更厚的栅氧化物。
这样,finFET器件的栅漏电流也会减小。
而且,finFET器件的体硅一般是轻掺杂甚至不掺杂的,因此,同传统的单栅器件相比,载流子迁移率将会得到提高。
finFET器件取代传统体硅器件将是必然。
finFETsforNanoscaleCMOSDigitalIntegratedCircuits一文对finFET器件的工
艺流程进行了简单的介绍,如下所示:
图1finFET器件的简单工艺流程
可以看出,这种finFET工艺是在SOI的基础上进行的。
其大概流程是这样的:
首先是源漏及沟道的图形定义;然后长栅氧和栅;再进行源漏注入和电极生长。
可以看出,finFET工艺流程与体硅器件相比也并不是很复杂。
2finFET器件结构和电学特性
这部分将对finFET器件的物理和电学特性做一个介绍。
本文中的finFET均为对称结构,如图2所示。
这是Independent-GateandTied-GateFinFETSRAMCircuits:
DesignGuidelinesforReducedAreaandEnhancedStability一文中提到的两种结构。
的3D模型。
(c)IG-finFET
图2:
finFET结构(a)TG-finFET的3D模型。
(b)IG-finFET的俯视图(沟道长度32nm)。
图2中(a)为TG-finFET,它的栅是连为一体的,所以名叫tied-gatefinfET。
(b)为
IG-finFET,它的栅中间有绝缘体隔离,它的前栅(frontgate)和后栅(backgate)是独立的,互不干扰,所以叫independent-gatefinFET。
FinFETCircuitDesign一文中也提到了类似的两种finfET。
图3:
finFET结构(a)SG-finFET的3D模型。
(b)IG-finFET的3D模型。
这篇文献把IG-finFET叫做shorted-gateFinFET,而且其IG-finFET也与前面提到的略有不同——它的前后栅不是通过绝缘体隔离,而是直接去掉了顶部的栅,从而起到了隔离作用,但基本结构和原理是一致的。
finFET的宽度W有垂直栅结构决定(见图2)。
对于一个只有一个fin的TG-finFET晶体管,它的最小宽度Wmin是
Wmin=2×Hfin+tsi
这里,Hfin是finFET的fin的高度,tsi是体硅的厚度,如上图所示。
Hfin是Wmin的主要决定因素,因为tsi总是很小。
当晶体管不止拥有一个fin时,它的总的宽度Wtotal是
Wtotal=n×Wmin=n×(2×Hfin+Tsi)
IG-finfET两个独立的栅使其有不同的工作方式。
(1)TG模式:
双栅连在一起,在相同电压下工作;
(2)低功(LP)耗模式(low-powermode):
前栅接输入信号而后栅极接无效信号(对于N-finFET,接地;对于P-finFET,接高电平),以减少漏电流,降低功耗(3)IG模式:
在这种模式下,前栅接输入信号,而后栅接任意的信号,对器件特性进行调控。
TG工
作模式下的两个栅极所接信号一致,所以,跟单栅工作模式相比,有较低的栅阈值电压Vth。
不同工作模式下的输出特性曲线如图4所示。
其中Vgfs是前栅(frontgate)和源端的电势差,Vgbs是后栅(backgate)和源端的电势差。
图5LP模式下反相器的功耗和延迟与Vgbs的关系
其中,IG模式下的反相器功耗和延迟与Vgbs的关系如图5所示,可以进一步看出
图
Vgbs
对器件和电路性能的调控。
3finFETSRAM单元
本部分将分别介绍TG-finFET和IG-finFETSRAM单元电路。
1)标准TG-finFETSRAM单元
对于标准TG-finFETSRAM单元,可以考虑两个不同尺寸的TG-finFETSRAM单元
SRAM-TG1和SRAM-TG)2,如图6所示。
SRAM-TG1中的六个晶体管都是最小尺寸,这对于提
fin
高集成度很有利。
然而,为了获得足够的抗干扰能力和读取稳定性,下拉管应该至少有两个
图6:
TG-finFETSRAM单元(a)SRAM-TG1所:
有管子均是最小尺寸(b)SRAM-TG2:
下拉管均有两个fin。
(2)IG-finFETSRAM单元
利用IG-finFET的不同工作模式下的器件特性,可以对SRAM单元进行改进。
IG-finFET
SRAM单元与TG-finFETSRAM进行比较,静态漏电流功耗将得到减小,同时数据稳定性和电路集成度得到提高。
与TG-finFETSRAM单元不同,两个IG-finFETSRAM单元的所有晶体管
均只有一个fin。
如图7所示:
IG-finFET。
存取管此时就成为高阈值电压器件。
在读取过程中,直接读取机制引发的失调会被抑制,而不必增大管子的尺寸。
这样,在最小尺寸的前提下,数据稳定性得到了提高,关态漏电功耗也减小了。
在SRAM-IG2单元中,构成反相器的管子均是TG-finFET,而存取管是IG-finFET。
IG-finFET的栅阈值电压可以通过选择性的栅偏压进行调制。
SRAM-IG2提供了两种数据存取
机制。
存取管的后栅被一个读或写信号(RW)控制,另前栅被一个单独的写入信号控制(W)。
SRAM-IG2的工作方式如下:
在非存取状态下,RW和W信号均是低电平。
在读取时,RW是高,W是低。
若节点1存储“0”,BL通过N3和N1放电;若节点2存储“0”,BLB通过N2和N4放电。
存取管N3和N4与N1和N2相比阈值电压高,导通电阻高。
存取管电流减小。
外部干扰对数据读取的影响在SRAM-IG2中将得到抑制,从而提高与TG-finFET相比的读取稳定性。
在写入过程中,RW和W均是高电平。
N3和N4表现出低阈值电压,高导电能力。
SRAM-IG2的写入速度跟TG-finFET差不多。
若BL放电,BLB充电,节点1写入“0”,通过N3被写入IG-finFETSRAM中。
若BL充电,BLB放电,节点2写入“0”通过N4被写入。
4关键性能仿真结果
在Independent-GateandTied-GateFinFETSRAMCircuits:
DesignGuidelinesfor
ReducedAreaandEnhancedStability一文中,通过MEDICI软件,对32nm工艺下的两个
TG-finFETSRAM单元(SRAM-TG1和SRAM-TG2)和两个IG-finFETSRAM单元(SRAM-IG1和SRAM-IG2)的读取稳定性、漏电功耗、单元面积、动态功耗和延迟等因素进行比较。
晶体管尺寸在图6和图7中已经给出。
工作状态下的数据是在70℃的测得。
漏电功耗分别在70℃和27℃下测量,以便于得到不同温度下finfET工艺的漏电功耗。
(1)读取稳定性
本文中用静态噪声容限(staticnoisemargin——SNM)来评判读取稳定性。
SNM的定
义是:
使SRAM单元状态发生反转的最小直流噪声。
四种SRAM单元的SNM如图8所示。
图8TG-finFET和IG-finFET读取的静态噪声容限
SRAM-IG1,SRAM-IG2和SRAMTG2的读入SNM与SRAM-TG1相比提高了50%、92%、64%。
(2)漏电功耗
在70℃和27℃下测量的数据如图9所示:
图9在70℃和27℃下SRAM单元的漏电功耗
SRAM单元的漏电功耗由总的有效晶体管宽度所产生的漏电流决定。
在SRAM-TG1,
SRAM-IG1,SRAM-IG2,所有的晶体管都是最小尺寸的,所以SRAM-TG1,SRAM-IG1,和SRAM-IG2的漏电功耗基本相等,并且都小于SRAM-TG。
2SRAM-TG2晶体管尺寸增大,自然就
引发漏电功耗的增大。
SRAM-IG1和SRAM-IG2在70°C(27°C)比SRAM-TG2少35%(36%)。
此外,可以看出温度对电路功耗的影响非常巨大。
(3)动态功耗和存取速度
与BL连接的访问存储器的节点和氧化层电容对这个SRAM单元影响最大。
BL的长度可由
单元版图的高度来估算。
一个Π形RC网络可以近似SRAM单元。
定义读取延迟为使BL和BLB之间的电压相差200mV所用的时间。
SRAM的功耗和延迟如图10所示:
图10工作状态的功耗和延迟,各项比较均以SRAM-TG1为标准
(4)工艺涨落
本部分通过1500次蒙特卡洛仿真对TG和IGSRAM的工艺变化的影响进行估计。
假设沟道长度、fin的高度、fin的厚度和栅氧厚度都独立,且均符合高斯分布。
对应的漏电功耗分布和SNM分布如图11和12:
图11:
SRAM-TG2,SRAM-IG1,的SRAMIG2的漏电功耗分布
图12:
SRAM单元的SNM分布
SRAM-IG1/2的漏电功耗的平均值和标准差与SRAM-TG2相比分别低35%和41%。
另外,
SRAM-IG1/2的SNM平均值均比SRAM-TG1高,但方差却更小。
5)SRAM单元的面积
各SRAM单元的版图及面积如图13所示:
图13:
finFETSRAM单元的版图(a)SRAM-TG1.(b)SRAMTG2.(c)SRAM-IG1.(d)SRAM-IG2.
SRAM-TG1,SRAM-IG1,andSRAMIG2:
0.226μm2.SRAM-TG2:
0.254μm2.
SRAM-TG1,SRAM-IG1,andSRAM-IG2的版图面积较小,因为它们的晶体管都只有一个fin,是最小尺寸的。
SRAM-TG2版图面积较大,因为作为下拉管,它有两个fin。
SRAM-TG2
的版图面积比其他三个单元大12.5%。
(6)TG/IGSRAM小结
finFETSRAM单元结构,既增加了数据读取的稳定性和存储器的集成度,同时还减小了静态功耗。
在本部分中,所有构成IG-finFET的六个晶体管均是最小尺寸。
在第一种IG-finFET中,存取管finFET和上拉finFET均是在单栅模式下工作,从而增大了静态噪声容限,与同样尺寸大小TG-finFET相比增大了50%。
在第二种IG-finFET中,存取管finFET栅阈值电压可以动态调整。
第二种IG-finFET的读取静态噪声容限与相同尺寸的TG-finFET相比提高了92%。
另外,两种IG-finFETSRAM单元的漏电功耗与相同SNM的TG-finFETSRAM相比降低了36%。
使用IG-finFET工艺与相同性能的TG-finFETSRAM相比版图面积减小了11%。
5总结
通过对Independent-GateandTied-GatefinFETSRAMCircuits:
DesignGuidelinesforReducedAreaandEnhancedStability、FinFETCircuitDesign、FinFETsforNanoscaleCMOSDigitalIntegratedCircuits三篇文献的学习,首先对finfET结构和SRAM单元有了较为全面的了解,其次对于当今CMOS工艺的发展有了进一步的了解,同时也对于课上所学的SRAM存储器有了更深的理解,此外,我还通过此次读书报告对工艺和器件的发展是如何改善电路性能有了一个直观的认识。
随着CMOS工艺的不断发展进步,还会有不同的新工艺和新结构器件涌现出来,它们对电路性能的改进也会越来越好。
通过此次读书报告,必然会对我以后在这样方面的学习有很大的帮助,为以后的学习科研打下一个良好的基础。
参考文献
SherifA.Tawfik,ZhiyuLiu,andVolkanKursun,Independent-GateandTied-GatefinFET
SRAMCircuits:
DesignGuidelinesforReducedAreaandEnhancedStability,Microelectronics,2007.ICM2007.InternatonalConference,29-31Dec.2007
Tsu-JaeKing,FinFETsfornanoscaleCMOSdigitalintegratedcircuits,Computer-Aided
Design,2005.ICCAD-2005.IEEE/ACMInternationalConferenceon,6-10Nov.2005
PrateekMishra,AnishMuttreja,andNirajK.Jha,NanoelectronicCircuitDesign,New
York:
springer,2011,page23-28
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 新型 结构 finFET 及其 SRAM 电路 应用 教材