实验十四 VCO锁相环电路实验.docx
- 文档编号:28085771
- 上传时间:2023-07-08
- 格式:DOCX
- 页数:15
- 大小:130.29KB
实验十四 VCO锁相环电路实验.docx
《实验十四 VCO锁相环电路实验.docx》由会员分享,可在线阅读,更多相关《实验十四 VCO锁相环电路实验.docx(15页珍藏版)》请在冰豆网上搜索。
实验十四VCO锁相环电路实验
实验十四VCO锁相环电路实验
【实验内容】
1.基本锁相环实验
2.同步带与捕捉带的带宽测量实验
3.锁相式数字频率合成器实验
【实验目的】
1.掌握VCO压控振荡器的基本工作原理,加深对基本锁相环工作原理的理解。
2.熟悉锁相式数字频率合成器的电路组成与工作原理。
【实验环境】
1.分组实验:
两人一组或者单人
2.设备:
实验箱一台、示波器
【实验原理】
本单元可做基本锁相环和锁相式数字频率合成器两个实验。
总体框图如图1,电路原理如图2:
图1总体框图
图2电路原理图
1、4046锁相环芯片介绍
4046锁相环的功能框图如图8-3所示。
外引线排列管脚功能简要介绍:
第1引脚(PD03):
相位比较器2输出的相位差信号,为上升沿控制逻辑。
第2引脚(PD01):
相位比较器1输出的相位差信号,它采用异或门结构,即鉴相特性PD01=PDI1
PDI2
第3引脚(PDI2):
相位比较器输入信号,通常PD为来自VCO的参考信号。
第4引脚(VCO0):
压控振荡器的输出信号。
第5引脚(INH):
控制信号输入,若INH为低电平,则允许V工作和源极跟随器输出:
若INH为高电平,则相反,电路将处于功耗状态。
第6引脚(CI):
与第7引脚之间接一电容,以控制VCO的振
荡频率。
第7引脚(CI):
与第6引脚之间接一电容,以控制VCO的振
荡频率。
第8引脚(GND):
接地。
第9引脚(VCOI):
压控振荡器的输入信号。
第10引脚(SF0):
源极跟随器输出。
第11引脚(R1):
外接电阻至地,分别控制VCO的最高和最
低振荡频率。
第12引脚(R2):
外接电阻至地,分别控制VCO的最高和最低振荡频率。
第13引脚(PD02):
相位比较器输出的三态相位差信号,它采用PDI1、PDI2上升沿控制逻辑。
第14引脚(PDI1):
相位比较器输入信号,PDI1输入允许将0.1V
左右的小信号或方波信号在内部放大并再
经过整形电路后,输出至相位比较器。
第15引脚(VI):
内部独立的齐纳稳压二极管负极,其稳压值
V≈5~8V,若与TTL电路匹配时,可以用来
作为辅助电源用。
第16引脚(VDD):
正电源,通常选+5V或+10V,+15V。
2.VCO压控振荡器
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
4046锁相环的VCO是一个线性度很高的多谐振荡器,它能产生很好的对称方波输出。
电源电压可工作在3~18V之间。
本电路取+5V电源。
它利用由门电路组成的RS触发器控制一对开关管轮番地向定时电容C1正向充电和反向充电,从而形成自激振荡,振荡频率与充电电流成正比。
与C1地容量成反比,振荡频率不仅与定时电容C1、外加控制电压Ui有关而且还与电源电压有关,与外接电阻R1、R2地比值也有关。
3.锁相式数字频率合成器工作原理
从图8-2可见,U402(MC14522)、U403(MC14522)、U404(MC14522)为三级可预置分频器,全部采用可预置BCD码同步1/N计数器MC14522,可由4位小型拨动开关选择。
U402、U403、U404分别对应着总频比N地百位、十位、个位分频器,U402、U403、U404的输入端一方面SW401、SW402、SW403分别置入分频比的百位数、十位数、个位数以8421BCD码形式输入,使用时按所需分频比N预置好SW401、SW402、SW403的输入数据,f0=N·fR,3位程序分频器MC14522的数据输入端P0~P3分别接有510KΩ的下拉电阻,当SW401、SW402、SW403没有对该系统单元数据输入时,即开路状态时,此时下拉电阻把数据输入端置“0”电平;当SW401、SW402、SW403工作时,则有相应的“1”电平输入到数据输入端,使之置于“1”电平状态,以便程序分频器进行处理。
在图8-2电路图中,当程序分频器的分频比N置成1,也就是把SW401、SW402均断开,SW403置成“0001”状态。
这时,该电路就是一个基本锁相环电路。
当三级程序分频器的N值可由外部输入进行编程控制时,该电路就是一个锁相式数字频率合成电路。
输入频率转换开关K401进行选择,当K401的2与1相连接,则把来自实验一的时钟信号发生器1KHz方波信号输入到该14引脚;若K401的2与3相连接,则必须用外接信号源所产生的1KHz方波信号,通过输入信号插座S401引入。
当锁相环锁定后,可得到:
fR=fv
其中fv=f0/N_,
代入得:
fR=f0/N
移项得:
f0=N·fR
由此可知,当fR固定不变时,改变三级程序分频器的分频比N,VCO的振荡输出频率(也就是频率合成器的输出频率)f0也得到相应的改变。
这样,只要输入一个固定信号频率fR,即可得到一系列所需要的频率,其频率间隔等于fR,这里为1KHz。
选择不同的fR,可以获得不同fR的频率间隔。
在用实验一信号发生器产生的时钟信号频率时,其准确频率为1.024KHz,而不是1KHz。
因而经过三级程序分频器与锁相实验后,VCO压控振荡器的输出频率也应当是1.024KHz的N位数。
【实验内容】
(一)基本锁相环实验
1、观察锁相环路的同步过程;
2、观察锁相环路的跟踪过程;
3、观察锁相环路的捕捉过程;
4、测试环路的同步带与捕捉带,并计算它们的带宽。
(二)锁相式数字频率合成器实验
1、在程序分频器的分频比N=1、10、100三种情况下:
(1)测量输入参考信号的波形;
(2)测量频率合成器输出信号的波形。
2、测量并观察最小分频比与最大分频比。
【实验步骤】
(一)基本锁相环实验
1.观察环路的同步过程
锁相环在锁定状态下,如果输入信号参考频率fR保持不变,而VCO的振荡频率f0发生漂移导致fv≠fR时,则在环路的反馈控制作用下,使f0恢复仍然保持fc=fR的状态,这种过程叫做同步过程。
(1)实验方法:
将图7-2电路图中SW401、SW402、SW403设置为001状态,此时分频比为U=1。
即将程序分频器的分频比设置为1(预置为001状态)。
实验电路的锁相环即成为基本锁相环。
其fv=f0/N=f0/I=f0
(2)以外接信号源作参考信号(加入方波信号源。
接通K401的2、3)。
令信号源输出一个参考频率为50KHz、电平为TTL的参考信号加于相位比较器的fR端。
在TP402处测量fv,我们可看到,这时fv经过环路的反馈控制,将偏离前项测出的f0的参考值而趋向于fr,直至fv也等于外接信号源的参考频率值50KHz。
这就是同步过程,基本锁相环被外加信号源锁定在fR的频率上。
2.观察环路的跟踪过程
锁相环进入锁定状态后,如果fv(现等于VCO的振荡频率f0)不变,输入参考频率发生漂移,则在环路的反馈控制作用下,使f0跟随着fR的变化而变化,以保持fv=fR的环路锁定状态。
这种过程叫做跟踪过程。
实验方法:
在上面实验的基础上将外加信号源的频率(参考频率fR)逐次改变(模拟fR产生的飘移),每改变一次fR,观察一次fv的数值,可以看到,fv跟踪fR的变化fv=fR的状态
3.观察环路的捕捉过程
锁相环在初始失锁状态下,通过环路反馈控制作用,使VCO的振荡频率f0调整fv=fR的锁定状态,这个过程称为捕捉过程。
实验方法:
电路连接同前项,TP402处接频率计,测量fv的数值,实验开始时将信号源频率(fR)远离VCO的中心振荡频率(如令fR高于1.5MHz或远低于1KH)使环路处于失锁状态,即fv≠fR,然后将fR从高端缓慢地降低(或从低端缓慢地升高),当降低(或升高)到一定数值,频率计显示fv等于fR时即fR捕捉到了fv环路进入锁定状态。
4.测试环路的同步带与捕捉带
实验方法:
电路连接同前项,令信号源频率(fR)等于50KHz。
这时环路应处于锁定状态(fv=fR)。
(1)慢慢增加信号源的频率,直至环路失锁(fv≠fR)。
此时信号源的输出频率就是同步带的最高频率。
(2)慢慢减小信号源的频率,直到环路锁定,此时信号源的输出频率就是捕捉带的最高频率。
(3)继续慢慢减小信号源的频率,直至环路失锁,此时信号源的输出频率就是同步带的最低频率。
(4)慢慢增加信号源的频率,直至环路失锁,此时信号源的输出频率就是捕捉带的最低频率。
(二)锁相式数字频率合成器实验
1.测量UR的频率和波形。
用示波器频率计在TP401上测量,应当f=1KHz,高电平=3.4V,低电平=0V。
2.测量UV的频率和波形(在TP402)
正常工作时UV的波形应与UR同频同相,但UV的占空比与程序分频器的分频比N有关。
若N=1时(K402接2-3脚),与UR的波形相同;N≠1时(K402接1-2脚),UV波形的占空比小于50%。
3.检查最小分频比与最大分频比
将SW403、SW402都置于0位,SW401从置入十进制数9开始,逐渐减置数值,当输出频率不符合f0=N·fR关系式的最大的分频比值,即为该合成器的最大分频比。
本合成器分频比的范围满足1~999。
测量点说明:
TP401:
VCO输入参考信号,即相位比较器输入信号,它由开
关K401进行选择:
1脚与2脚相连:
外加方波信号TTL电平由S103输入
端输入;
2脚与3脚相连:
由CPLD内时钟信号电路送入1KHz
的方波信号作为VCO的输入参考信
号输入。
TP402:
相位比较器输入信号,通常PD为来自VCO的参考信
号。
TP403:
VCO压控振荡器的输出信号。
【实验记录】
1.实验小组及其成员
小组名称
成员
(班级-学号)
2、实验数据记录和分析
(1)测试环路的同步带与捕捉带
A.同步带的最高频率:
分析:
慢慢增加信号源的频率,直至环路失锁(fv≠fR)。
此时信号源的输出频率就是同步带的最高频率(约为1.3MHz)
B.捕捉带的最高频率:
分析:
慢慢减小信号源的频率,直到环路锁定,此时信号源的输出频率就是捕捉带的最高频率(约为1.17MHz)。
C.同步带的最低频率:
分析:
慢慢减小信号源的频率,直至环路失锁,此时信号源的输出频率是同步带的最低频率(约为100Hz)。
D.捕捉带的最低频率:
分析:
慢慢增加信号源的频率,直至环路失锁,此时信号源的输出频率就是捕捉带的最低频率(约为400Hz)。
(2)锁相式数字频率合成器实验
A.测量UR的频率和波形如下图:
B.测量UV的频率和波形(在TP402)如下图:
N=1时:
N=2时:
N=3时:
C.检查最小分频比和最大分频比,满足关系式:
N=1时:
N=2时:
N=9时:
分析:
当SW401从置入十进制数9开始,逐渐减置数值,当输出频率不符合f0=N·fR关系式的最大的分频比值,即为该合成器的最大分频比。
【实验结论】
1、本章从实验的结果掌握VCO压控振荡器的基本工作原理,加深对基本锁相环工作原理的理解,即锁相环路的同步、跟踪、捕捉过程,测试了环路的捕捉带和同步带。
2、通过锁相式数字频率合成器实验,熟悉了数字锁相环路的一般概念,数字锁相环路的组成部件以及数字锁相环的分类。
【思考题】
1.请简述基本锁相环的组成并画出其系统的基本模型。
答:
锁相环是一个相差自动调节系统,它主要包含三个基本部件:
鉴相器(PhaseDetector:
PD)、环路滤波器(LoopFilter:
LF)和压控振荡器(VoltageControlledOscillator:
VCO)。
由这三个基本部件组成的锁相环为基本锁相环。
2、叙述锁相环路的基本特征。
答:
锁相环路的基本特征概括起来就是“稳”、“窄”、“抗”、“同步”。
“稳”是指锁相环的基本性能是输出信号频率稳定地跟踪输入信号频率,锁定后频差为零。
因此可以用锁相环构成稳频系统,例如微波稳频信号源,原子频率标准等。
“窄”是指锁相环具有窄带跟踪性能。
利用其窄带特性,可以用它实现窄带跟踪滤波器,此时环路可以从输入已调信号中提取载波信号,因此在相干通信中得到了广泛的应用。
“抗”是指锁相环具有抑制噪声特性,因此它被广泛应用于抗噪声干扰的装置。
“同步”是指锁相环具有同步跟踪性能,它的输出信号相位可以跟踪输入调角信号的相位,因此被广泛应用于调角信号的解调。
3、设计一锁相频率合成器,频率范围为35至39.999MHz,步进为1KHz,问:
(1)参考频率为多大?
(2)分频比的范围是多少?
答:
(1)由题意得,参考频率fR=1KHz.
(2)合成器得输出频率fout范围为:
35至39.999MHz
由fout=N·fR可得:
N=fout/fR=35000~39999即为分频比范围。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验十四 VCO锁相环电路实验 实验 十四 VCO 锁相环 电路