数电题56章答案.docx

数电题56章答案.docx

《数电题56章答案.docx》由会员分享，可在线阅读，更多相关《数电题56章答案.docx（12页珍藏版）》请在冰豆网上搜索。

数电题56章答案

一、填空题

1.移位寄存器数码输出方式分为串出与并出。

2.施密特触发器主要应用是：

施密特的工作原理施密特触发器的应用 3.震荡周期的估算 、、。

3.要构成14进制计数器，至少需要4个触发器。

4.根据触发器状态变化的特点，时序逻辑电路分同步时序逻辑电路与异步时序逻辑电路。

T触发器的特征方程为

5.。

6.数字电路按照是否有记忆功能通常可分为两类：

组合逻辑电路电路和时序逻辑电路电路。

7.由四位移位寄存器构成的顺序脉冲发生器可产生4个顺序脉冲。

8.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。

4、T触发器的特征方程为。

7、要构成10进制计数器，至少需要4个触发器。

8、TTL集成JK触发器正常工作时，其

和

端应接高电平。

13一个5位二进制加法计数器，由00000状态开始计数，经过66个输入脉冲后，计数器的状态为00010。

9.TTL集成JK触发器正常工作时，其

和

端应接高电平。

10.移位寄存器数码输出方式分为串出与并出。

11.单稳态触发器的作用主要是波形变换和延迟。

12.要构成11进制计数器，至少需要4个触发器，其无效状态有4个。

13.一个5位二进制加法计数器，由00000状态开始计数，经过68个输入脉冲后，计数器的状态为00110。

14.移位寄存器数码输出方式分为串行与并行。

15.一个4位二进制加法计数器，由0000状态开始计数，经过36个输入脉冲后，计数器的状态为0100。

16.移位寄存器的移位方式分为基本与多功能。

数码输出方式分为串行与并行。

17.要构成12进制计数器，至少需要4个触发器，其无效状态有3个。

18.一个5位二进制加法计数器，由00000状态开始计数，经过69个输入脉冲后，计数器的状态为00111。

19.数字电路按照是否有记忆功能通常可分为两类：

、。

20.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

21.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

22.施密特触发器具有、、的功能。

23.要构成5进制计数器，至少需要3个触发器。

24.一个4位二进制加法计数器，由0000开始计数，经过25个输入脉冲后，计数器的状态为。

25.要构成7进制计数器，至少需要个触发器，其无效状态有个。

26.一个5位二进制加法计数器，由00000状态开始计数，经过69个输入脉冲后，计数器的状态为。

27.移位寄存器的功能是，数码输出方式分为与。

28.要构成6进制计数器，至少需要3个触发器，其无效状态有个。

29.一个4位二进制加法计数器，由0000状态开始计数，经过33个输入脉冲后，计数器的状态为。

30.数字电路按照是否有记忆功能通常可分为两类：

、。

31.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

32.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

33.T触发器的特征方程为。

34.TTL集成JK触发器正常工作时，其

和

端应接电平。

35.一个5位二进制加法计数器，由00000状态开始计数，经过67个输入脉冲后，计数器的状态为。

36.寄存器分为基本寄存器和移位寄存器。

37.要构成11进制计数器，至少需要4个触发器，其无效状态有4个。

38.一个4位二进制加法计数器，由0000状态开始计数，经过34个输入脉冲后，计数器的状态为。

二、单项选择题

1.带有异步输入端的边沿JK触发器，J=K=1,

=1,

=0时，则触发器的状态为（B）。

A、置“0”；B、置“1”；C、翻转；D、保持

2.对输入信号A和B来说，如图所示逻辑电路的功能是（B）。

A、同步RS触发器；B、JK触发器；C、基本RS触发器；D、D触发器

3.时序逻辑电路的一般结构由组合电路与（　B　　）组成。

A．全加器；B．存储电路；C．译码器；D．数据选择器

4.请判断以下哪个电路不是时序逻辑电路（C）。

A、计数器B、寄存器C、译码器D、触发器

5.属于组合逻辑电路的部件是（A）。

A、编码器B、寄存器C、触发器D、计数器

6.时序逻辑电路的一般结构由组合电路与（B　　　）组成。

A．全加器B．存储电路C．译码器D．数据选择器

7.带有异步输入端的边沿JK触发器，J=K=1,

=1,

=0时，则触发器的状态为（B）。

A、置“0”；B、置“1”；C、翻转；D、保持

8.当JK触发器在时钟CP作用下，欲使

，则必须使（C）。

A．JK=01B．JK=10C．JK=00D．JK=11

9.带有异步输入端的边沿JK触发器，J=K=1,

=0,

=1时，则触发器的状态为（B）。

A、置“0”；B、置“1”；C、翻转；D、保持

10.对输入信号A和B来说，如图所示逻辑电路的功能是（B）。

A、同步RS触发器；B、JK触发器；C、基本RS触发器；D、D触发器

11.请判断以下哪个电路不是时序逻辑电路（C）。

A、计数器B、寄存器C、译码器D、触发器

12.带有异步输入端的边沿JK触发器，J=K=1,

=1,

=0时，则触发器的状态为（B）。

A、置“0”；B、置“1”；C、翻转；D、保持

13.对输入信号A和B来说，如图所示逻辑电路的功能是（）。

A、同步RS触发器；B、JK触发器；C、基本RS触发器；D、D触发器

14.对输入信号A和B来说，如图所示逻辑电路的功能是（）。

A、同步RS触发器；B、JK触发器；C、基本RS触发器；D、D触发器

15.带有异步输入端的边沿JK触发器，J=K=1,

=1,

=0时，则触发器的状态为（B）。

A、置“0”；B、置“1”；C、翻转；D、保持

三、计算题

四、分析设计题

1.数字电路如图所示，设初始状态Q3Q2Q1=000,K1=J3=K3=1,分析其逻辑功能。

2.电路如图所示，分析其逻辑功能，并画出时序图。

3.分析如图所示电路的功能，写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？

4.分析如图所示的时序电路，说明其逻辑功能，并画出时序图。

5.数电路如图所示，设初始状态Q3Q2Q1=000,K1=J3=K3=1,分析其逻辑功能。

6.数电路如图所示，设初始状态Z2Z1Z0=000,分析其逻辑功能。

7.数电路如图所示，设初始状态Q2Q1Q0=000,分析其逻辑功能。

8.如图所示电路，分析其逻辑功能，并画出时序图。

9.分析如图所示电路，说明其逻辑功能，并画出时序图。

五、绘图题

1.画出用7490实现72进制计数器的连线图。

Q0接CP1构成8421码计数器

将两片7490以异步级联的方式（串行）接成16×16=256进制的计数器。

当计数器从全0状态开始计数时，计入了72个脉冲时，经门电路产生一个低电平信号立刻将两片7490同时置零，于是便得到了72进制计数器。

2.画出用7490实现60进制计数器的连线图。

3.画出用7490实现30进制计数器的连线图。

4.画出用7490实现84进制计数器的连线图。

5.画出用74161实现12进制计数器的连线图。

采用反馈清零方式进行。

当计数器从全0状态开始计数时，计入了12个脉冲时，经门电路产生一个低电平信号立刻将74LS161同时置零，于是便得到了12进制计数器。

6.画出用74160实现100进制计数器的连线图。

7.画出用74160实现24进制计数器的连线图。

8.画出用7490实现30进制计数器的连线图。

9.画出用7490实现44进制计数器的连线图。