hy2陀螺ltu线路盒专用测试设备项目立项方案设计报告大学论文.docx

hy2陀螺ltu线路盒专用测试设备项目立项方案设计报告大学论文.docx

《hy2陀螺ltu线路盒专用测试设备项目立项方案设计报告大学论文.docx》由会员分享，可在线阅读，更多相关《hy2陀螺ltu线路盒专用测试设备项目立项方案设计报告大学论文.docx（50页珍藏版）》请在冰豆网上搜索。

hy2陀螺ltu线路盒专用测试设备项目立项方案设计报告大学论文

进机号

分类号

所藏号

密别

阶段

标记

名称

HY-2陀螺LTU线路盒专用测试设备

方案设计报告

编号

共页

编写：

校对：

审核：

会签：

标检：

批准：

北京康拓科技开发总公司

1

概述

本文根据《ZY-3惯性姿态敏感器地面测试设备任务》介绍了并ZY-3惯性姿态敏感器地面测试设备（以下简称测试设备）的设计，主要内容包括：

方案选择、系统组成、工作原理、对外接口、可靠性、安全性以及其它方面的描述。

2引用文件

任务书编号

XX测试设备任务书

GJB1622-93

航空电气和电子设备的测试设备通用规范

GJB450A-2004

装备可靠性工作通用要求

QJ2109.2-91

专用测试设备通用设计要求

Q/W416-93

卫星电气测试设备安全要求

企业标准Q/HDKTK002-2007

APCI5000系列工业控制机技术规范

3需求分析

3.1整体需求

总体描述测试设备的需求，并提供测试系统整体框图。

一般可从任务书中提炼。

3.2功能与组成

较为详细地描述测试设备的需求，一般可从任务书中提炼。

测试设备包括测控箱、专用电源、计算机、高精度数字电压表和存储示波器、高精度低速转台、陀螺测试工装等。

测试系统结构图如图1所示

图1测试系统结构图

被测对象含4件产品：

陀螺组件1和陀螺线路1为3通道惯性姿态敏感器、陀螺组件2和陀螺线路2为6通道惯性姿态敏感器。

3.3设备各组成部分的性能指标或要求

较为详细地描述测试设备的性能指标要求，一般可从任务书中提炼。

3.3.1专用电源

根据任务书要求，本测试设备需为被测对象提供N路电源。

指标如下：

通道

电压值

范围

电流

精度

纹波

电源1

＋28V

±15％

10A

1％

<750mV（p-p）

电源2

＋20V

±15％

2.5A

1％

<200mV（p-p）

3.3.2脉冲采样要求

测控箱可以对陀螺输出的42路脉冲信号进行计数，可以设置采样频率、采样个数，并在测控箱前面板显示。

脉冲计数可以设为定周期模式或者累加模式，可通过计算机对脉冲计数进行采集控制和显示、存储处理。

采样计数周期从0.05s~1min可以设定。

定时精度要求优于10-5秒，脉冲计数精度<10-5。

脉冲量特性见表1。

表1脉冲量特性

脉冲高电平

脉冲低电平

脉冲宽度

输出阻抗

脉冲频率

通道数

陀螺线路1

4~5.5V

0~1.0V

4~5μs

150kΩ

0~50kHz

6

陀螺线路2

8~12V

0~1.0V

4~5μs

20kΩ

0~50kHz

12*3=36

3.3.3恒流源要求

要求输出3路恒流源，各路间相互隔离。

每一路恒流源的输出为浮地。

恒流源输出的范围为：

-8mA～8mA；恒流源输出的大小和极性可通过计算机控制输出；恒流源输出的稳定精度能够满足最大误差小于2×10-4mA。

3.3.4模拟信号测量要求

要求测量9个陀螺测量通道输出共36路电压信号。

被测信号输出阻抗<5kΩ。

电压测量精度误差<0.01V。

各路待测模拟信号特性见表2。

表2模拟信号特性表

信号类别

数量

信号特性

温度信号

9

0~5（±0.2）V

马达信号

9

0（±0.04）~5（±0.04）V

速率信号

9

0（±0.2）~5（±0.2）V

应急信号

9

-5（±0.5）~5（±0.2）V

3.3.5计算机

主流配置。

3.3.6测控箱前面板

a.液晶显示屏。

b.显示屏上显示测试数据和参数设置，并且能进行各种功能设定和界面切换。

液晶屏下方为多功能按键,根据液晶屏上显示对应的功能操作。

c.产品加电/切电开关（每个开关都有指示灯）。

d.采用非自锁开关,开关按下一次,产品加电,指示灯亮;再按下一次,产品断电,指示灯熄灭.要求能够通过程序控制产品加电和切电,并且通过指示灯显示当前加电状态.即指示灯亮,表示产品对应电源已经加上;指示灯灭,表示产品对应电源已经切断.

e.220V电源开关（有指示灯）。

f.测控箱使用的电源的加电/切电开关.特别注意,应将测控箱使用的电源与产品使用的电源严格分开,不得共用电源.

g.USB/键盘/鼠标/显示器接口

h.可通过前面板插入键盘/鼠标后操作测控箱软件.通过USB传递数据。

3.3.7测控箱后面板

后面板上部为电压和负载电阻测试孔，要求测试孔应无金属裸露，以防止电源短路。

最好设计有保护盖，在不使用时可以盖上并锁紧。

插座的接点定义要求见接点定义IDS表文件。

接地桩与机壳的搭接电阻小于10mΩ，接地桩与电源地和信号的绝缘电阻大于20MΩ。

3.4被测对象总结

主要功能由测控箱完成。

测控箱处理的各种信号类型和通道数量见表3

表3测控箱处理信号统计

信号类型

信号类型

通道数量

脉冲计数

见表1

42

模拟量采集

见表2

36

恒流源输出

-8mA～8mA

3

温度传感器

-50～+100℃

8

电源电压

见电源要求

6

电源电流

见电源要求

20

电源控制

见电源要求

20

4方案确定和系统构成

4.1方案确定

本测试设备的设计的确定应依据以下原则：

a.充分考虑任务书的要求；

b.总结我公司设计类似测试设备的成功经验；

c.选用的设备从技术上看应有一定的先进性；

d.系统易更新、易扩展、可靠性高、易维护。

根据以上的设计原则，我们选用了APCI总线的一体化工控机作为测试设备的核心。

4.2设备的组成

测试设备主要包括测控箱、电源箱、上位计算机、展开箱、配套电缆。

系统结构见图2。

图2系统结构图、

测控箱箱体内安装控制器和各种扩展卡，控制器上安装Windows操作系统。

在无上位机的情况下，测控箱可独立工作。

5设备技术指标和实现方法

主要技术指标和使用的实现方法见表4。

表4主要指标和实现方法

信号名称

技术指标

实现方法

脉冲频率

0～25kHz可调

24MHz时钟分频

脉冲脉宽（正）

4～5s

24MHz时钟计数

异步串口

115.2kbps

24MHz时钟FPGA

AD/DA

12位

采用16位的芯片

5.1单脉冲信号输出

单脉冲信号输出使用FPGA实现。

逻辑采用模块化设计。

实现该功能共使用3个模块，分别是分频模块、触发模块和计数输出模块。

分频模块：

将板上的主时钟分频为计数时钟，将计数时钟送给计数输出模块进行计数。

触发模块：

监测总线上的控制，将触发信号送给计数输出模块。

计数输出模块：

监测到触发信号后开始输出指令并开始进行计数，计数符合要求的数据后，接收指令输出。

模块结构如图6所示：

图3单脉冲信号输出框图

在该系统中外时钟为24MHz，将主时钟分频为1kHz（1ms）的计数时钟。

计数输出模块输出指令脉宽的误差会小于1ms。

满足任务要求的±10ms。

5.2脉冲宽度采集

脉冲宽度采集使用FPGA实现。

该逻辑采用模块化设计。

实现该功能共使用3个模块，分别是分频模块、数据处理模块和计数模块。

分频模块：

将板上的主时钟分频为计数时钟，将计数时钟送给计数输出模块进行计数。

计数模块：

在脉冲信号开始时开始进行计数，在脉冲信号结束时结束计数并将数据送给数据处理模块。

数据处理模块：

监测计数模块是否有新的数据，将数据送给总线进行读取。

模块结构如图7所示：

图4脉冲宽度采集功能框图

在该系统中外时钟为24MHz，将主时钟分频为10kHz（0.1ms）的计数时钟。

计数模块采集的脉宽误差会小于0.1ms。

满足任务要求的±0.25ms。

脉冲宽度=计数结果×0.1ms

5.3连续脉冲输出

连续脉宽输出使用FPGA实现。

连续脉冲输出主要有两个参数：

频率和占空比。

逻辑采用模块化设计。

实现该功能共使用两个模块，逻辑控制模块和脉冲输出模块。

逻辑控制模块：

设置各种参数。

脉冲输出模块：

根据设置参数输出脉冲。

模块结构如图8所示：

图5连续脉宽输出功能框图

其中高电平参数（NH）和低电平参数（NL）为板上主时钟个数，在脉冲输出模块中对主时钟进行计数。

初始状态输出低电平。

监测到使能信号后开始计数，当计数值等于NL后设输出电平为高，计算器清零，当计数值等于NH后设置输出电平为低。

在该系统中主时钟为24MHz。

要求高电平宽度为4～5s。

则：

NH=24×106×4.5×10－6=108

5.4个数脉冲输出

个数脉宽输出使用FPGA实现。

个数脉冲输出主要有两个参数：

脉冲个数、频率和占空比。

逻辑采用模块化设计。

实现该功能共使用两个模块，逻辑控制模块和计数脉冲输出模块。

逻辑控制模块：

设置各种参数。

计数脉冲输出模块：

根据设置参数输出脉冲。

模块结构如图9所示：

图6个数脉宽输出功能框图

其中高电平参数（NH）和低电平参数（NL）为板上主时钟个数，在脉冲输出模块中对主时钟进行计数。

初始状态输出低电平。

监测到使能信号后开始计数，当计数值等于NL后设输出电平为高，计算器清零，当计数值等于NH后设置输出电平为低。

当输出脉冲个数等于设置值时停止脉冲输出。

在该系统中主时钟为24MHz。

要求高电平宽度为4～5s。

则：

NH=24×106×4.5×10－6=108

5.5连续脉冲计数

连续脉冲计数使用FPGA实现。

该逻辑采用模块化设计。

实现该功能共使用两个模块，分别是计数模块和数据处理模块。

计数模块：

对被测信号进行计数。

数据处理模块：

对计数结果进行处理。

模块结构如图10所示：

图7连续脉冲计数功能框图

计数结果直接送给控制器读取。

5.6定时脉冲计数

定时脉冲计数使用FPGA实现。

该逻辑采用模块化设计。

实现该功能共使用三个模块，分别是定时器模块、计数模块和数据处理模块。

定时器模块：

输出指定时间宽度的脉冲，该脉冲作为计数器使能信号。

计数模块：

对被测信号进行计数。

数据处理模块：

对计数结果进行处理。

模块结构如图11所示：

图8连续脉冲计数逻辑模块图

定时脉冲连接计数器使能。

计数结果直接送给控制器读取。

5.7触发脉冲计数

触发脉冲计数使用FPGA实现。

该逻辑采用模块化设计。

实现该功能共使用两个模块，分别是计数模块和数据处理模块。

计数模块：

对被测信号进行计数。

数据处理模块：

对计数结果进行处理。

模块结构如图12所示：

图9个数脉冲计数逻辑模块图

触发信号连接计数器使能信号。

计数结果直接送给控制器读取。

5.8动量轮转速采集

动量轮转速采集使用FPGA实现。

逻辑采用模块化设计。

实现该功能共使用三个模块，分别逻辑控制模块、数据FIFO模块和脉冲周期计数模块。

逻辑控制模块：

处理数据FIFO中的数据。

数据FIFO模块：

对采集的数据进行缓存。

脉冲周期计数模块：

对动量轮转速脉冲进行脉冲周期计数。

模块结构如图13所示：

图10动量轮转速采集功能框图

系统中主时钟使用24MHz的晶振，脉冲周期计数是指相邻的两个动量轮转速脉冲之间的主时钟个数。

在逻辑控制模块中内为每个通道设有24个32位的缓存器，命名为D1到D24，存储动量轮转动1周输出的连续24个脉冲的周期，采用32位计数器，通过24MHz晶振进行计数，记录动量轮转速脉冲上升沿间的时间。

如图14所示：

图11脉冲个数说明示意图

计数采用32位计数器，N1为第1个脉冲和第2个脉冲间24MHz时钟的个数，N2为第2个脉冲和第3个脉冲间24MHz时钟的个数，依此类推，N24为第24个脉冲和第25个脉冲间24MHz时钟的个数。

脉冲周期计数模块将N按顺序填写的FIFO中，逻辑控制模块则也会按顺序将N读出。

将N1写到缓存器D1内，将N2写到缓存器D2内，依此类推，将N24写到缓存器D24内，将N25写到缓存器D1内，此时进行下一周期的计数。

这样板中这24个缓存器为连续的24个动量轮转速脉冲的数据。

总线在一个采样周期内全部这24个缓存器的数据，进行运算处理就可以得到稳定的动量轮的转速值。

运算过程为：

先得到频率是24MHz时钟的周期t，单位秒；

（1）

动量轮转动1周所用时间T，单位秒，

为第i个缓存器中的计数值，

为24个缓存器中脉冲计数的总和；

T=t

（2）

动量轮的转速单位为rpm，即每60s转动的圈数。

得到动量轮转速

（3）

将公式

（1）、

（2）代入公式（3）得到动量轮转速的计算公式为：

通过这种方法可以精确算出动量轮的转速，避免安装工艺误差造成的转速计算误差。

这种测试方法的误差来源主要有两个方面：

在本设备中主时钟使用？

？

MHz晶振，经过计数误差为？

？

？

5.9异步串口发送

异步串口发送使用FPGA实现。

逻辑采用模块化设计。

实现该功能共使用三个模块，逻辑控制模块、发送FIFO模块和数据发送模块。

逻辑控制模块：

对数据发送模块进行参数设置，向FIFO模块中填写发送数据。

发送FIFO模块：

对发送的数据进行缓存。

数据发送模块：

根据设置和发送FIFO中的数据。

模块结构如图15所示：

图12异步串口发送功能框图

逻辑控制模块设置的参数主要包括，波特率、校验位、停止位和字节间延时。

各参数的设置方法如下：

校验位设置：

0为无校验，1为奇校验，2为偶校验。

停止位设置：

0为1停止位，1为2停止为。

波特率可设置为任意波特率，板上以24MHz作为时钟，波特率设置参数为24MHz的时钟个数。

24MHz的时钟周期t为：

串口发送1个数据位的时间T为：

波特率设置参数N为：

字节间延时采用16位计数器，设置的参数为24MHz的时钟个数。

计数器的计数范围是0~65535，乘以24MHz的时钟周期t，得到可设置的字节间延时范围是0~2.37ms。

设置参数N’为：

发送FIFO模块有空标志和满标志，深度默认设置为512。

逻辑控制模块一次最多可写入512字节数据。

该深度可根据实际应用中的不同需求进行设置。

数据发送模块初始运行在检测FIFO数据状态，当检测到FIFO的空标识为假时，开始从FIFO中读出数据发送。

依次发送起始位、数据位（先发送低字节）、校验位（设置有校验位时）和停止位，发送完成后判断字节间延时是否设置为零，不为零时等待字节间延时，完成一个字节的发送，返回到检测FIFO数据状态。

5.10异步串口接收

异步串口接收使用FPGA实现。

逻辑采用模块化设计。

实现该功能共使用三个模块，逻辑控制模块、接收FIFO模块和数据接收模块。

逻辑控制模块：

对数据接收模块进行参数设置，读FIFO模块中的接收数据，读数据接收模块的数据状态。

接收FIFO模块：

对接收的数据进行缓存。

数据接收模块：

根据设置接收串口数据，将数据写入接收FIFO中，判断接收数据的状态。

模块结构如图16所示：

图13异步串口接收功能框图

逻辑控制模块设置的参数主要包括，波特率、校验位、停止位和采样时间设置。

接收数据状态的为接收的数据是否符合参数设置。

各参数的设置方法如下：

校验位设置：

0为无校验，1为奇校验，2为偶校验。

停止位设置：

0为1停止位，1为2停止为。

接收数据状态：

数据格式是单字节，低两位有效。

第0位为1表示停止位错误，第1位为1表示校验位错误。

波特率可设置为任意波特率，板上以24MHz作为时钟，波特率设置参数为24MHz的时钟个数。

24MHz的时钟周期t为：

串口接收1个数据位的时间T为：

波特率设置参数N为：

采样时间设置表示当数据接收模块检测到数据起始位后，何时开始对数据采样。

设置方法和波特率的设置方法相同。

默认设置为波特率的一半，即N/2。

当某些器件对高波特率通讯时波形的上沿或下沿产生较大影响时，可根据实际情况调整该参数，确保通讯正常。

接收FIFO模块有空标志和满标志，深度默认设置为512。

该深度可根据实际应用中的不同需求进行设置。

数据接收模块初始运行在检测数据状态，当检测到数据起始位后，等待采样时间后开始采样起始位，然后按照波特率依次对数据位、校验位和停止位进行采集，并判断校验位和停止位是否正确，将数据写到数据接收FIFO模块中，返回到检测数据状态。

逻辑控制模块检测到FIFO的空标识为假时，开始从FIFO中读出数据并读出数据接收状态。

5.11串口应答

串口应答功能多用于模拟各部件LTU应答星载计算机发送的指令。

当星载计算机发送指令完成后，要求各部件LTU的应答时间一般在50us到200us之间。

为了能够快速相应指令开始应答数据，该功能使用FPGA实现。

逻辑采用模块化设计。

实现该功能共使用五个模块，逻辑控制模块、接收FIFO模块、数据接收模块、发送FIFO模块和数据发送模块。

逻辑控制模块：

设置数据接收模块和数据发送模块的参数，读FIFO模块中的接收数据，读数据接收模块的数据状态，对接收的数据进行判断，向发送发送数据FIFO中写数据。

接收FIFO模块：

对接收的数据进行缓存。

发送FIFO模块：

对发送的数据进行缓存。

数据接收模块：

根据设置接收串口数据，将数据写入接收FIFO中，判断接收数据的状态。

数据发送模块：

根据设置和发送FIFO中的数据。

模块结构如图17所示：

图14串口应答功能框图

逻辑控制模块设置的参数主要包括，波特率、校验位、停止位、字节间延时和采样时间设置。

接收数据状态为接收的数据是否符合参数设置。

各参数的设置方法如下：

校验位设置：

0为无校验，1为奇校验，2为偶校验。

停止位设置：

0为1个停止位，1为2个停止为。

接收数据状态：

数据格式是单字节，低两位有效。

第0位为1表示停止位错误，第1位为1表示校验位错误。

波特率可设置为任意波特率，板上以24MHz作为时钟，波特率设置参数为24MHz的时钟个数。

24MHz的时钟周期t为：

串口接收1个数据位的时间T为：

波特率设置参数N为：

采样时间设置表示当数据接收模块检测到数据起始位后，何时开始对数据采样。

设置方法和波特率的设置方法相同。

默认设置为波特率的一半，即N/2。

当某些器件对高波特率通讯时波形的上沿或下沿产生较大影响时，可根据实际情况调整该参数，确保通讯正常。

字节间延时采用16位计数器，设置的参数为24MHz的时钟个数。

计数器的计数范围是0~65535，乘以24MHz的时钟周期t，得到可设置的字节间延时范围是0~2.37ms。

设置参数N’为：

接收FIFO模块和发送FIFO模块均有空标志和满标志，深度默认设置为512。

该深度可根据实际应用中的不同需求进行设置。

数据接收模块初始运行在检测数据状态，当检测到数据起始位后，等待采样时间后开始采样起始位，然后按照波特率依次对数据位、校验位和停止位进行采集，并判断校验位和停止位是否正确，将数据写到数据接收FIFO模块中，返回到检测数据状态。

逻辑控制模块检测到FIFO的空标识为假时，开始从FIFO中读出数据并读出数据接收状态。

逻辑控制模块根据专用的协议对接收的数据进行判断，判断是否发送数据、发送什么数据。

并记录各种状态，供上位机读取。

如果判断结果需要应答数据，则逻辑控制模块向发送FIFO中填写应答数据。

数据发送模块初始运行在检测发送FIFO数据状态，当检测到FIFO的空标识为假时，开始从FIFO中读出数据发送。

依次发送起始位、数据位（先发送低字节）、校验位（设置有校验位时）和停止位，发送完成后判断字节间延时是否设置为零，不为零时等待字节间延时，完成一个字节的发送，返回到检测FIFO数据状态。

6测试设备硬件方案设计

6.1测控箱

测控箱箱体内为插卡式工控机结构。

主要由电源、控制器、母板和IO板组成。

测控箱前视图如图15所示：

图15测控箱结构示意图

主要功能完成数据显示、数据采集、信号控制、接口调理、线缆梳理等功能。

测控箱内使用的板卡和完成的功能见表4。

表5测控箱内板卡功能说明

板卡名称

板卡描述

实现功能

KT-DYA-36

电源母板

为测控箱电源提供安装支架和电源输出转接

KT-DYA-35

测控箱电源

为控制器和IO板卡供电

APCI5096

控制器

测控箱控制器，同时控制专用电源箱

APCI5918-10

母板

测控箱内控制器和IO板母板

GXXZBUS

母板

调理板母板，安装非总线调理板卡

GX5872-1

FPGA板

完成24路脉冲计数

GX5872-2

FPGA板

完成18路脉冲计数

GX5872-3

FPGA板

完成采集前面板按钮，并控制电源输出状态

GXRCIO

FPGA板

完成8路温度传感器DS18B20采集

APCI4588-1

A/D板

完成36路遥测信号采集

APCI4588-2

A/D板

采集4块ZTLI1输出的电源电压值和电流值

GX5488

恒流源

（±8mA）完成3路电流输出

GXJDQ

继电器

电源输出状态控制（非总线）

ZTLI1-1

电源采集

完成6路电源电压采集，组件1中28V加温电流、XYZ的28V供电电流、X的＋20V供电电流。

（非总线）

ZTLI1-2

电源采集

完成组件1中YZ的＋20V供电电流、XYZ的－20V供电电流（非总线）

ZTLI1-3

电源采集

完成组件1中XYZ的＋5V供电电流、组件2中加温28V电流、G1的供电电流（非总线）

ZTLI1-4

电源采集

完成组件2中G2-G6的＋28V供电电流采集

6.1.1APCI5096

嵌入式控制器模块APCI-5096采用英特尔移动版超低功耗赛扬M-600MHz处理器，配合英特尔855GME芯片组、板载DDR内存，实现了无风扇稳定工作。

在发挥强大处理性能的同时可以提供更高的稳定性和抗干扰能力，适合于航空航天，交通运输，电力系统等恶劣环境的应用。

APCI5096是测试主机的主控制器，APCI-5096通过总线和各数据采集/控制模块连接，测试软件操控APCI5096读取板卡采集的数据，控制板卡的输出。

APCI-5096的RS-232串口可与电源箱的程控串口通讯，控制电源箱每路供电信号的加/切电。

板上的以太网口被接到后面板用于与上位机进行网络通讯。

6.1.2GX5871

GX5871是一块专为测试设备开发的数字IO板卡，板卡基于APCI5000的标准接口板。

该板核心芯片采用FPGA，可根据用户的不同需求进行专用的数字信号处理。

板上带有DC/DC电源模块，被测信号和总线隔离。

接口板提供8路光隔脉冲量输入、8路光隔脉冲量输出接口、8组RS422接口特性的输入输出通道和8路非隔离的IO引脚。

在本设备中共使用1块GX5871。

处理信号见表5，共2路脉冲计数。

表6GX5872-1处理信号

序号

信号名称

信号类型