版图设计规范.docx

版图设计规范.docx

《版图设计规范.docx》由会员分享，可在线阅读，更多相关《版图设计规范.docx（21页珍藏版）》请在冰豆网上搜索。

版图设计规范

Q/AT

中国电子科技集团公司第十三研究所企业标准

Q/AT43016.×××-2005

第十六专业部

薄膜电路版图设计规范

拟制：

审核：

批准：

2005-9-6版

中国电子科技集团公司第十三研究所批准

•1.版图一般要求

•2.版图元件要求

•3.基片和组装材料选择

•4.薄膜电阻最大允许电流

•5.版图和组装图审核要求

•附录1元器件降额准则（摘要）

•附录2版图和组装图审核表

•附录3组装图模版（AUTOCAD格式）

薄膜电路版图设计规范

版本：

2005-9-6

1版图一般要求：

1.1基片和掩模版尺寸

表1基片和掩模版尺寸

基片尺寸

图形阵列最大尺寸

掩膜版玻璃尺寸

50mm×50mm

46mm×46mm

4英寸（101.6mm）

40mm×40mm

36mm×36mm

2英寸（50mm×50mm）

1.2标准尺寸基片:

50mm×50mm。

为了工艺和工装标准化，要尽量采用标准尺寸基片。

1.3非标准尺寸基片：

50mm×60mm。

图形阵列最大尺寸不应大于46mm×56mm。

采用非标准基片要与工艺负责人商量。

1.4划线框尺寸：

微晶玻璃基片200um，陶瓷基片300um。

1.5基片厚度

进口瓷片厚度0.38mm0.25mm。

国产瓷片厚度0.4mm0.5mm，0.8mm，1.0mm。

需要其它厚度陶瓷基片时，要提前预订。

1.6单元基片最大尺寸（包括划线槽）

必须同时满足以下两个要求:

（1）单元基片的每个边（角）到管座台面对应边（角）的最小距离0.5mm，（D-C>1）

（2）单元基片边长比管壳对应管柱中心距应小1.5mm以上（A-B>1.5）。

表2TO-8系列管壳对应最大正方形基片尺寸

管壳型号

管壳圆台直径D（mm）

0.7（D-1）

（mm）

管壳对脚中心距d（mm）

A-1.5

（mm）

单元基片最大尺寸（mm）

TO-8C

10.6

6.7

7.6

6.1

6.3×6.3

TO-8A

11.3

7.2

8.8

7.3

7.2×7.2

TO-8D

13.2

8.5

10.1

8.6

8.5×8.5

TO-8F

15.5

10.1

12.1

10.6

10.2×10.2

1.7常规生产应采用铬版。

1.8有薄膜电阻的版，要制作三层版。

第1层负版。

金块图形。

第2层正版。

金块图形加上电阻图形。

第3层正版。

仍为金块图形。

1.9没有薄膜电阻的版，制作2块版。

第1层负版。

金块图形

第2层正版。

仍为金块图形。

1.10带金属化通孔的版，制作2层版。

，

第1层正版。

金块图形，包括孔焊盘。

第2层正版。

金块图形加上电阻图形。

1.10.1小孔的位置在正式的版图中不应画出，也不用标记。

可以在不制版的图层中标出。

1.10.2版图上应设计一个十字对位标记，用于孔化基片光刻对位，如下图所示。

1.11掩模版要有标识：

在版图的空隙应加上版号或更新的编号。

比如，版号为741，一次改版时，标示为741A。

旧版仍沿用旧的版号。

新版号由各研究室主任给出1个3位数版号，遇到旧版号跳过。

1.12标准薄膜电阻。

在电阻图形中，应包含一个较宽的正方形电阻，以便精确地测量方块电阻。

比如：

200μm×200μm。

1.13方块电阻标准值

微晶玻璃上方块电阻R□=100Ω；

陶瓷基片上方块电阻R□=50Ω。

应当尽量使用标准方块电阻，特殊的要求与工艺负责人商量。

1.14负版增加对位图形。

负版精缩时应在的图形阵列对角外，多曝光6个单元图形，如图A所示。

负版直扫时应在的图形阵列对角外作“L”图形，条宽1mm，长度5mm。

如图B所示。

1.15采用新材料和新工艺（精细线条，通孔，安装孔，焊接或烧结等）时，制版前要与工艺室负责人商讨工艺途径。

2版图元件要求

2.1金条宽度要求精确时（比如lange耦合器）。

2.1.1如果电镀版用负版正胶时，金条图形应减少6um。

2.1.2如果电镀版为正版负胶时，金条图形应减少4um。

2.1.3第2、3块版金条图形条宽按正常要求设计。

2.2电阻，电感，导线的条宽

表3条宽与间隔

序号

说明

规格

A

导线最小条宽

50um（偏差±5um）

B

导线条间最小间距

50um（偏差±5um）

C

电阻条最小宽度

50um（偏差±5um）

D

电阻最小长度

25um

D/C

电阻长宽比

最小1/10

E

最小压焊焊盘尺寸

100umX100um

F

电阻中间键合焊盘长度

100～150um

2.2.1特殊要求时，金条宽度可以成25um，间距25um。

2.2.2螺旋电感条宽推荐40-60um,间距40-60um。

2.2.3电阻条在拐弯处应用金块覆盖，以防电流分布不均匀，造成局部烧毁。

2.3电阻值设计

2.3.1要用键合调阻时版图上的电阻值应比目标值大20%。

2.3.2要用激光调阻时版图上的电阻值应比目标值低20%。

2.3.3激光调阻后电阻条宽度仍要满足功率密度降额要求。

2.4激光调阻

2.4.1光修调薄膜电路时，激光刻蚀的宽度为20～30um。

2.4.2版图设计时要留有调阻探针的电极，尺寸不小于300um×300um。

2.4.3多个电阻相连时不要形成环路，否则无法修调。

2.4.4修调以前要注明精度要求，比如±2%，±1%，±0.5%。

2.4.5有特殊要求的注明修调方式。

2.4.6可以在划片以前，对阵列图形修调，利于提高效率。

2.5

对焊盘的要求

2.5.1相同类型的元件取向应尽量在相同方向，这样组装时不易出错。

2.5.2所有芯片边取向应与基片的边平行。

2.5.3用环氧胶粘接时，焊盘的边长应比芯片对应边长200um以上。

2.5.4用共熔焊贴片时，焊盘的边长应比芯片对应边长300um以上。

2.5.5焊盘尺寸应比片状元件的尺寸大200um以上。

2.5.6贴片焊盘边缘到相邻图形的间距，推荐200um以上，最小100um。

表5常用的芯片尺寸和推荐焊盘尺寸:

芯片

芯片尺寸（mm）

推荐焊盘尺寸（mm）

2p,9.4p

0.6X0.54

0.9×0.9

20p

0.6X0.6

0.9×0.9

45p

0.84X0.84

1.2×1.2

90p,140p,180p,200p

1.0X1.23

1.4×1.6

3356

0.38×0.38

0.7×0.7

581

0.4×0.65

0.8×1.0

9511

0.38×0.38

0.7×0.7

41400

0.25×0.25

0.5×0.5

221，10p，6p

0.3*0.3

54

0.5*0.5

最大

0.6*0.6

2.6常用MINI管焊盘参考尺寸：

SOT-143封装mini管（如415）：

4电极外形尺寸2.6×2.6

3电极mini管外形尺寸（如R25）：

2.6×3.06

2.7常用的SMT元件尺寸和最小焊盘尺寸：

表6片状元件的焊盘尺寸

元件种类

元件尺寸（mm）

最小焊盘尺寸（mm）

长×宽×高

A

B

C

0805

2.03×1.27×1.3

2.2

1.4

0.7

0603

1.52×0.762×0.9

1.7

0.9

0.6

0402

1.016×0.508×

1.2

0.7

0.4

Mini

贴装元件到邻近键合点距离D≥300um

贴装焊盘到相邻图形距离E≥200um

2.8与键合有关的规定

2.8.1键合点与贴装元件（如0805）边缘的距离应大于0.4mm。

2.8.2芯片边到基片上键合点的最小距离是0.3mm。

2.8.3键合点到管壳壁的最小距离是1.0mm。

2.8.4布线图上从点到点测量的线焊最大长度应小于2.5mm。

2.8.5键合丝尽量设计在X,Y方向上，尽量减少斜线。

2.8.6键合丝禁止跨过贴装元器件。

2.9键合丝额定电流

2.9.1金丝的熔断电流：

17.5um～0.3A，30um～0.6A，50um～1.4A。

额定电流:

25um～250mA。

2.9.2硅铝丝熔断电流：

25um～0.5A。

额定电流:

25um～200mA。

2.10通孔的要求

2.10.1半孔，浅槽常被用来侧壁接地

2.10.2共享通孔：

如果电路空间不足，可以在两个电路间打共享通孔来接地。

划片后，留在电路里面的部分不小于150um。

划片槽

.

2.10.3孔尺寸的规定

圆孔主要是接地。

方孔用来贴装某些元件或芯片，有利接地或散热。

表7孔的相关尺寸

序号

说明

规格

A

最小孔径

基片厚度的60%

B

孔边缘到基片边缘最小距离

基片厚度

C

孔周围焊盘的大小

最小100um

D

孔边缘到孔边缘的距离

基片厚度

E

金属膜到基片边缘的距离

最小80um

F

切割边缘到电路的距离

最小80um

G

切割边缘的半径

最小100um

2.10.4采用氧化铝陶瓷基片小孔金属化有利于提高电路组装效率，性能和可靠性。

多基片模块可以利用小孔金属化实现单基片模块（如“对瓣”VCO）。

基片孔中贴装元器件的情况也可采用通孔方式贴装在基片上表面。

3基片和组装材料选择

表8微晶玻璃基片与Al2O3陶瓷基片比较

参数

符号

单位

微晶玻璃基片

Al2O3陶瓷基片

介电常数

εr

5.5～6

9.9

介质损耗

tgδ

25.8×10-4

1×10-4

热导率

W/m•K

0.91

37

热膨胀系数

CTE

/℃

6～11×10-6

7×10-6

光洁度

高

5～25nm

表9金属化结构的选择

基片材料

Al2O3陶瓷基片

厚度0.4mm;0.8mm

微晶玻璃基片

厚度0.4mm;0.8mm

金属化结构

NiCr/Au

基片正面，背面。

Ta2N/TiW/Au

基片正面：

键合,Pb/In;Au/Si;Au/Ge共晶烧结；粘接。

TiW/Au（无电阻）

正面，背面；其他同上

Ta2N/TiW/Ni/Au

基片正面：

键合，PbSn焊接;Au/Sn烧结；粘接

Ta2N/TiW/Au/Cu/Ni/Au

适用于大功率，低损耗；可键合，PbSn焊接;Au/Sn烧结；粘接。

电阻

NiCr电阻

50Ω/□；100Ω/□

Ta2N电阻

50Ω/□

电阻标准偏差

±10%

表10.几种贴片材料主要电热机械性能比较

贴片材料

热导率（W/m·K）

电阻率（×10-6Ω）

剪切强度（Mpa）

导电胶

2-8

100-500

6.8-40

绝缘胶

0.2-1.7

1014

12.4（ME7156）

Au/Si

293

77.5

Au/Sn

251

35.9

185

Au/Ge

28.7

220

PbSn

50

14.5

28.5

4薄膜电阻的最大电流

按照GJB/Z35-93元器件降额准则，混合集成电路薄膜功率密度为6W/cm2。

表10孤立薄膜电阻降额结温与允许电流试验结果

电阻条宽（um）

100

200

500

降额级别

Ⅰ

Ⅱ

Ⅲ

Ⅰ

Ⅱ

Ⅲ

Ⅰ

Ⅱ

Ⅲ

允许结温（℃）

85

100

115

85

100

115

85

100

115

微晶玻璃基片

8

10

12

12

20

24

18

30

37

氧化铝陶瓷基片

18

25

32

30

45

55

45

68

80

注：

电流单位（mA），方块电阻100Ω/□

（1）上表的数据是孤立的电阻条实验结果。

没有考虑相邻电阻或大功率器件的热区叠加的影响。

实际设计时，必须考虑电阻的散热范围。

如果电阻附近（相当于基片厚度范围）有大功耗器件或电阻时，电阻的最大电流必须进一步降额设计。

（2）电阻条宽加倍，要保持同样结温,通过的电流并非加倍。

上表中微晶玻璃为例，在Ⅰ级降额时，100un条宽通过最大8mA电流，而500un条宽只能通过最大18mA电流。

条宽增加到5倍，电流仅增加到2.25倍。

（3）在高可靠电路设计时，电阻推荐使用Ⅰ级降额。

若电路功耗较大时,必须对样品进行结温和电阻温度测试.

（4）采用氧化铝陶瓷基片上烧结的芯片结温明显低于微晶玻璃基片粘接芯片结温.。

以HE391为例，芯片和基片都采用烧结工艺，管芯功耗为0.9W时结温为125.2℃；若采用粘接工艺，结温达到146.9℃;若用微晶玻璃基片结温可达250℃以上。

大于1W的管芯应采用散热更好的材料作基片,比如氧化铍。

5版图和组装图的审核要求

由于版图设计问题，常常造成基片制作和电路组装困难。

为此特作如下要求:

5.1版图画完后必须经过富有经验的工程师的认真审核,包括从电路到版图。

5.2交付制版前，先画出组装图。

在征求装架组和键合组意见后，交工艺室负责人审核签字，方可制版。

5.3组装图应包括：

1）管壳的管柱和内部轮廓线;

2）基片版图;

3）所有要贴装的元器件;

4）键合引线。

（注意元器件尺寸与版图尺寸成比例）

5.4组装图中版图部分应采用填充图。

1）薄膜电阻图形用青色填充;

2）金块图形用黄色填充;

3）元器件用黑色粗线框图;

4）键合引线用黑色的弧线;

5）键合引线在显示顺序中放在最前面。

5.5把图纸模版复制到组装图旁边。

调整图纸模版大小以适应组装图。

然后将组装图移动到图纸模版内。

组装图应尽量大点。

5.6按序号填写元器件表中内容，将表格多余部分删除。

打印时按“范围”打印。

5.7图纸模版分为长方形模版和正方形模版两种供选用。

为AUTOCAD格式。

附录1GJB/Z35-93元器件降额准则（摘要）

表1.不同应用的降额等级

应用范围

降额等级

最高

最低

航天器和运载火箭

Ⅰ

Ⅰ

战略导弹

Ⅰ

Ⅱ

战术导弹系统

Ⅰ

Ⅲ

飞机与舰船系统

Ⅰ

Ⅲ

通信电子系统

Ⅰ

Ⅲ

武器与车辆系统

Ⅰ

Ⅲ

地面保障设备

Ⅱ

Ⅲ

表6.混合集成电路降额准则

组成混合集成电路的器件均应按本标准有关规定实施降额。

混合集成电路基体上的互连线，根据采用的工艺的不同，其功率密度及最高结温应满足表6的规定。

降额参数

降额等级

Ⅰ

Ⅱ

Ⅲ

厚膜功率密度W/cm2

7.5

薄膜功率密度W/cm2

6

最高结温℃

85

100

115

表7.晶体管反向电压、电流、功率降额准则

降额参数

降额等级

Ⅰ

Ⅱ

Ⅲ

反向电压1）

0.60

0.70

0.80

0.502）

0.602）

0.702）

电流2）

0.60

0.70

0.80

功率

0.50

0.65

0.75

注：

1）直流，交流和瞬态电压或电流的最坏组合不大于降额后的极限值（包括感性负载）。

2）适用于MOSFET栅-源电压降额。

表8.晶体管最高结温降额准则

最高结温Tjm

降额等级

Ⅰ

Ⅱ

Ⅲ

200

115

140

160

175

100

125

145

不大于150

Tjm-65

Tjm-40

Tjm-20

表9.晶体管安全工作区降额准则

降额参数

降额等级

Ⅰ

Ⅱ

Ⅲ

集电极-发射极电压

0.70

0.80

0.90

集电极最大允许电流

0.60

0.70

0.80

附录2.混合电路版图和组装图设计评审表

版图型号/名称：

设计者：

日期：

基片类型

□瓷片□微晶

基片尺寸

图形阵列尺寸

基片厚度

单元电路尺寸（含划线框）

划线框宽度

最细图形宽度

最小图形间隙

有否金属化孔

有否安装元器件孔

方块电阻

调阻方法

□激光□键合

请回答下列问题,“是”划“V”,“否”划“×”,“不适用”划“0”。

1、线条宽度要求非常精确吗？

——

2、最小键合焊盘是100um×100um吗？

——

3、全部线长都小于2.5mm吗？

——

4、从芯片的边到键合点的最小距离是0.3mm吗？

——

5、从键合点到管壳壁的距离>1.0mm吗？

——

6、片状元件到键合点的距离>0.4mm吗？

——

7、电路引出端焊盘与管壳引脚对准了吗?

——

8、有从芯片到芯片的线焊吗？

——

9、有任何焊线跨过另一条键合线或另一芯片吗？

——

10、有微调探针的金属化盘吗？

——

11、有足够的微调面积使阻值达到标称值吗？

——

12、电阻功耗符合降额要求吗？

——

13、有较宽（200um以上）的正方形测试电阻吗？

——

14、贴装元件的下面有电路吗？

——

15、全部方形芯片都在X-Y轴方向上吗？

——

16、全部环氧贴装的焊盘比芯片尺寸大200um吗？

——

17、烧结的焊盘比芯片尺寸大300um吗？

——

18、片状元件焊盘比元件长度大200um吗？

——

19、贴装焊盘边缘与相邻图形的距离大于200um吗？

——

20、孔化的版有孔对位标记吗?

——

21、考虑过烧结的基片太大会裂吗?

——

22、图纸标识了“静电敏感”吗？

——

23、可靠性考虑过吗？

——

评审人员

审核意见

签名

设计室

装架组

键合组

工艺室

附录3组装图模版

_________________________________________

拟制：

王合利

日期：

2005-9-7