计时器电路仿真实验报告.docx
- 文档编号:27962563
- 上传时间:2023-07-06
- 格式:DOCX
- 页数:10
- 大小:19.69KB
计时器电路仿真实验报告.docx
《计时器电路仿真实验报告.docx》由会员分享,可在线阅读,更多相关《计时器电路仿真实验报告.docx(10页珍藏版)》请在冰豆网上搜索。
计时器电路仿真实验报告
计时器电路仿真实验报告
篇一:
多功能数字时钟实验报告
重庆交通大学
项目名称:
专业班级:
学生姓名:
小组成员:
开放性实验报告(A类)多功能数字钟电路设计电子2班何昕泽
目录
多功能数字时钟设计..........................................................3
摘要....................................................................3
1.系统原理框图..........................................................4
2.单元电路设计与仿真....................................................5
2.1时间脉冲产生电路................................................5
2.2时间计数器电路..................................................6
2.3十二与二十四小时的切换..........................................8
2.4校时电路........................................................8
2.5报时电路........................................................9
2.6电路总图........................................................9
3.PCB板的制作.........................................................10
3.1原理图的绘制...................................................10
3.2PCB的制作.....................................................11
3.3PCB图.........................................................12
4.心得与体会...........................................................12
附录原件清单..............................................................13附件1仿真电路图..........................................错误!
未定义书签。
附件2电路原理图..........................................错误!
未定义书签。
附件3PCB图...............................................错误!
未定义书签。
多功能数字时钟设计
摘要
数字电子钟实际上是一个对标准频率(1Hz)进行计数的计数电路。
由振荡电路形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来。
秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮的循环计数。
一般由振荡电路、计数器、数码显示器等几部分组成。
振荡电路:
主要用来产生时间标准信号,由NE555组成的多谐振电路产生,但是因为时钟的精度主要取决于时间标准信号的频率及稳定度,所以一般采用石英晶体振荡器。
分频器:
因为振荡器产生的标准信号频率很高,要是要得到“秒”信号,需一定级数的分频器进行分频。
计数器:
有了“秒”信号,则可以根据60秒为1分,24小时为1天的进制,分别设定“时”、“分”、“秒”的计数器,分别为60进制,60进制,24进制计数器,并输出一分,一小时的进位信号。
校时器:
由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路可以对分和时进行校时。
报时器:
计时过程要具有报时功能,当时间到达整点前10秒开始,蜂鸣器开始鸣叫。
1.系统原理框图
数字电子钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时
钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择。
本设计采用74LS160、带有译码器的数码管和适当的门电路构成,可实现对时、分、秒等时间信息的采集和较时功能地实现。
设计一个数字计时器,可以完成00:
00:
00到23:
59:
59的计时功能,并在
控制电路的作用下具有快速校时、快速校分功能。
能进行正常的时分秒计时功能。
分另由六个数码管实现时分秒的计时。
同时实现报时和闹钟的功能。
通过Multisim10软件平台,设计含小时,分钟,秒钟显示功能的数字时钟。
2.单元电路设计与仿真
2.1时间脉冲产生电路
直接用NE555产生1HZ的秒脉冲,由计算公式可知如果R1=15k,R2=68K,c=10uF,
就可以产生秒脉冲,电路如图
利用NE555多谐振荡器,优点:
555内部的比较器灵敏度较高,而且采用差
分电路形式,它的振荡频率受电源电压和温度变化的影响很小。
缺点:
要精确输出1Hz脉冲,对电容和电阻的数值精度要求很高,所以输出脉冲既不够准确也不够稳定。
所以在实际应用中多用石英晶体产生32768HZ的频率,然后经过CD4060的十四分频,再用74LS74二分频,就可以产生1HZ精准的脉冲。
但是在仿真时,1HZ的频率太慢了,在实际中得到的时间不是1S计数一
次,所以仿真都是用函数发生器代替,所以在数字电子钟的电路图中没有振
荡器。
篇二:
数字时钟实验报告
数电课程设计
实验报告
通信工程xx班
xxx
数字钟的设计与制作
一、设计任务
本次课程设计要求以中规模集成电路为主,利用所学知识,设计一个数字钟。
通过本次课程设计,进一步加强数字电路综合应用能力,掌握数字电路的设计技巧,增强实践能力,以及熟练掌握数字钟的系统设计、组装、调试及故障排除的方法。
二、设计要求
1.设计一台可以显示时、分、秒的数字钟。
2.具有校时功能,可以对时、分秒单独校时。
3.具有整点报时功能。
3.要求电路主要采用中小规模数字集成电路来实现。
三、工作原理
数字电子钟由秒信号发生器。
“时、分、秒”计数器、译码显示器、校时电路、整点报时电路等组成。
秒信号发生器主要由555振荡器分频后得到;秒、分都是60进制,故由60进制计数器构成;时为24进制,即由24进制计数器构成;显示部分由译码和数码显示构成,将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位数码管显示出来。
校时电路和整点报时电路由门电路和开关等构成。
1、秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分,它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
●振荡器:
通常用555定时器与RC构成的多谐振荡器,输出2KHz脉冲。
●分频器:
分频器功能主要有两个,一是产生标准秒脉冲信号,一是提供功能扩展电路所需要的信号,选用六片进行CC4518,因为每片为1/10分频器,三片级联刚好获得2Hz脉冲,再经过二分频得到标准1HZ脉冲,其余两片构成两个二分频得到1KHZ和500HZ脉冲供整点报时用,其电路图如下:
图2秒脉冲信号发生器
2、秒、分、时计数器的设计
秒、分计数采用60进制计数器、时采用24进制计数器。
他们都是8个BCD
码输出,一个进位输出,一个时钟脉冲输入。
在设计层次电路时,皆可以设计为一个输入端,9个输出端。
在Multisim仿真软件中,按照模(原文来自:
小草范文网:
计时器电路仿真实验报告)块化化设计,不但将复杂的电路图变简单,而且更加直观,便于检测调试。
如60进制的封装的模块图如下:
IO1
X2
IO2
IO3IO4IO5IO6IO7IO8IO9IO10
其中,IO1为进位输入,IO10为进位输出,IO2~IO9是计数器BCD码输出,同理,其他模块也可以这样设计。
●60进制计数器
秒或分的显示电路为60进制,以秒为例如图2,右边为秒个位,左边为秒十位,秒个位的电路中置零引脚和时钟输入端CP1必须接地,这是因为CMOS的引脚不能悬空,否则会影响实验结果,CP0接秒脉冲信号,考虑到秒个位计数到9的时候必须进位,所以在显示0的同时输出一个进位信号,输出是0000,
因此可以用一个或非门,当输出是0000的时候提供一个进位信号至秒十位的时钟输入端,秒十位另一个时钟输入端接地,当秒十位计数器计到5时,在输出为0110时提供一个信号到秒十位计数器的置零端,使其实现0110——0000,即六十进制。
图360进制计数器
●24进制计数器
下图是时计数显示电路设计图,与分、秒不同的是,这一块是24进制,当时十位为0、1的时候,时个位正常从0—9显示;当时十位为2时,要求时个位的显示是0、1、2、3,然后就回到0,因此在置零这一部分接法不同于分、秒计数显示电路,考虑到当时计数器为23时必须变为00,即当时十位输出为0010、时个位输出为0100时,分别变为0000、0000,因此可用一个与门实现,按如图的接法,并且注意到时十位和时个位都必须置零。
电路图如下:
图424进制计数器
●校准电路
校准电路的工作过程如图5所示,正常工作情况下,J3断开,J1,J2闭合,秒脉冲进入计数器。
当需要对秒进行校正时,闭合和断开J3知道需要的数字为止;需要对分校正时,J3处于闭合的情况下,断开J2,秒脉冲进入进入到分计时,则分计数器快速计数,直到显示时间为所需要的数字为止,再闭合J2;同理,可以对时进行校正。
校准电路内部电路图如图6:
时钟脉秒进时个位分个位秒个位
分进
图5校准电路
●整点报时电路
整点报时电路的功能要求是,每当数字钟计时快要到整点时发出声响,通常按照4低音1高音的顺序发出间断声响,以最后一声高音结束的时刻为整点时刻。
设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒,最后一声高音(约1KHz)发生在59分59秒,它们的持续时间均为1秒。
如表3-6-2所示
篇三:
多功能时钟设计实验报告
多功能数字钟设计实验报告
一.已知条件
QuartusII9.1软件DE0实验开发装置
二.设计内容及要求
用VerilogHDL设计一个多功能数字钟基本功能
时、分用数码管显示;秒用LED显示;
小时用同步12/24进制;分秒计数器用同步60进制;手动校时、校分。
扩展功能任意闹钟;(1分)小时为12/24可切换。
(1分)报正点数(几点钟LED闪烁几下)。
(1分)另外:
十进制加/减可逆计数器设计(p286)。
(2分)
三.仿真环境说明
软件环境:
QuartusII9.1
硬件环境:
硬件平台DE0,FPGA芯片为CycloneⅢEP3C16F484
本实验除时钟源、按键、拨动开关和显示器(数码管)之外的所有数字电路功能都是用VHDL语言实现的。
这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式(原理图输入——顶层文件连接和VHDL语言输入——各模块程序设计)实现数字钟的设计、下载和调试.
四.系统框图与说明
1.数字钟电路系统由主体电路和扩展电路两大部分所组成。
2.秒计数器计到59后,下一秒到来时,秒计时器满60,接着清零后向分计数器进位;同样分计数器计满60后向小时计数器进位;小时计数器按照“24进制”规律计数,每当小时计到23小时时,当分计数和秒计数分别59,59时,即到23小时59分,59秒时候,时分秒全部清零,从新开始计数。
小时计数器按照“12进制”规律计数,每当小时计到23小时时,当分计数和秒计数分别59,59时,即到12小时59分,59秒时候,时分秒全部清零,小时为1,从新开始计数。
3.
计数器的输出经译码器送显示器,显示器用,4个数码管表示,每两个数码管分别表示小
时,分钟。
秒钟用8个LED管显示,各4位用8421码显示一位十进制秒数。
模块:
1.counter60:
该模块为60进制计数器,计时输出为秒或分的数值.由3
个输入端CP,nCR,EN
控制该模块
2.counter24:
该模块为24-12转换计数器,计时输出小时的数值.change12_24为1时进行24hour计数,为0时进行12hour计数
3.led_clock:
此模块为整点报时提供控制信号.
4.trans:
它是七段译码器.该模块对应不同的片选信号送出不同的要显示的数码管的译码后的信号。
输入changeQ1_Q2控制显示闹钟还是时钟
5.freqDiv:
输入为50MHz方波,输出为1Hz的方波.用于加在秒钟的输入信号中
6.freqDivfast:
输入为50MHz方波,输出为10Hz或1Hz的方波.加在小时和分钟上
7.alert:
此模块为闹钟提供控制信号
五.设计步骤
1.熟悉QuartusII9.1软件的使用;2.拟定数字钟的组成框图,划分模块;3.采用分模块、分层次的方法设计电路;4.各单元模块电路的设计与仿真;5.设计采用VerilogHDL语言。
6.总体电路的设计与仿真;7.总体电路的下载与调试。
六.仿真波形及其结果分析
1.24—12进制转换&&计数模块的模拟仿真波形(切换到12进制)
2.24—12进制转换&&计数模块的模拟仿真波形(切换到24进制)
3.60
进制计数模块的模拟仿真波形
七.模块及模块功能:
1.主模块top_clock:
调用各个分模块,整合实现时钟功能module
top_clock(Hour1,Minute1,Hour2,Minute2,Second,Clock,led,nCR,EN,Adj_min,Adj_hour,change12_24,alertfunc,alert1,changefast);
inputClock,nCR,EN,Adj_min,Adj_hour,change12_24,alertfunc,changefast;output[6:
0]Hour1,Minute1,Hour2,Minute2;wire[6:
0]Hour1,Minute1,Hour2,Minute2;outputled,alert1;output[7:
0]Second;wire[7:
0]Second;supply1Vdd;
wire[7:
0]aHour,aMinute;
wire[7:
0]bHour,bMinute,bSecond;wireamin_en,ahour_en;wirebmin_en,bhour_en;freqDivu0(Clock,CP);
freqDivfastu4(Clock,CP2,changefast);
counter60:
该模块为60进制计数器,计时输出为秒或分的数值.由3个输入端CP,nCR,EN控制该模块
modulecounter60(nCR,Q1,Q2,EN,CP);inputCP,nCR,EN;output[3:
0]Q1,Q2;reg[3:
0]Q1,Q2;
always@(posedgeCPornegedgenCR)beginif(~nCR)begin
Q1 elseif(Q2==4'b0101)if(Q1==4'b1001)begin
Q1<=4'b0000;Q2<=4'b0000;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计时器 电路 仿真 实验 报告