锁相环ppl电路设计.docx
- 文档编号:27825786
- 上传时间:2023-07-05
- 格式:DOCX
- 页数:9
- 大小:93.58KB
锁相环ppl电路设计.docx
《锁相环ppl电路设计.docx》由会员分享,可在线阅读,更多相关《锁相环ppl电路设计.docx(9页珍藏版)》请在冰豆网上搜索。
锁相环ppl电路设计
锁相环(PLL)电路设计
摘要:
本次课程设计的锁相环电路其原理就是先把电网三相交流电压合成一相正弦波,合成后其频率还是不变(50Hz),然后把正弦波转变成方波,由此将信号送入锁相环集成器件CD4046(由鉴相器,环路滤波器,VCO组成),通过将输入信号与VCO输出信号或VCO输出经分频器的信号相位或频率的比较,控制两个信号使其保持同相位,从而实现对输入信号的同步跟踪。
关键字:
锁相环,鉴相器,环路滤波器,集成运算电路,比较器
Abstract:
Thiscurriculumdesignsphase-lockedloopelectriccircuititsprincipleissynthesizesfirsttheelectricalnetworkthree-phaseACvoltageasinewave,afterthesynthesisitsfrequencyinvariable(50Hz),thentransformsthesinewavethesquare-wave,fromthissendsinthesignalphase-lockedloopintegrationcomponentCD4046(bydiscriminator,ringcircuitfilter,VCOiscomposed),throughtheinputsignalandtheVCOoutputsignaleithertheVCOoutputafterthefrequencydividersignalphaseorthefrequencycomparison,willcontroltwosignalstocauseitsmaintenancewiththephase,thuswillrealizetotheinputsignallockfollowing.
Keyword:
PLL,phasedetectorandloopfilter,integratedcomputingcircuits,Comparators
目 录
1.前言(绪论) 3
2.总体方案设计 4
3.单元模块设计 5
3.1集成运算加法器 5
3.2集成运算的选择及参数计算 6
3.3正弦波整成方波 7
3.4锁相环CD4046 10
3.5分频器(64分频) 13
4.Multisim9.0软件介绍 15
5.系统调试,功能及参数选择 16
6.设计总结 18
7.谢辞(致谢) 18
8.参考文献 19
9.附录 20
1.前言
PLL(锁相环)是PhaseLockedLoop的缩略词。
我们设计此实验,实现无频率误差和相位误差的跟踪。
锁相环是一个相位负反馈控制系统,主要有鉴相器,环行滤波器和压控振荡器三部分组成,如图1.1所示。
鉴相器是相位比较装置,用来检测输入信号和反馈信号之间低通滤波器用于将鉴相器的输出信号的高频成分滤掉,进行平均,获得直流误差输出,通常用有源低通滤波器来实现;压控振荡器是一个电压-频率变换装置,振动频率应随输入电压线性变化,输出信号反馈到鉴相器的一个输入端,对鉴相器起作用的是其相位信号。
从整体上来说,输入与输出信号频率差不断减小,直到差值为零,进入锁定状态,相位等于一个极小的数值,实现频率跟踪。
图1.1锁相环原理框图
2.总体方案设计
此实验方案如下图2.1:
电网上的三相交流,经过一个运算加法器得到一相的正弦交流电,此电压再通过一个比较器,得到频率为50Hz的方波信号,方波信号通入锁相环CD4046,从而实现对电压频率的实时跟踪。
图2.1 总体方案设计方框图
3.单元模块设计
3.1集成运算加法器
将三相交流电变为一相可以用运放加法器。
如下图3.1所示,将Va,Vb,Vc相加,送入集成器。
这个电路是反相放大器,由于电路存在虚短,Vi=0,在P端接地时,V(N)=0,故N点为虚地。
显然它是多端输入的电压并联负反馈电路。
有以下方程式:
(3.1)
式
(1)中,
、
、
为三相交流,
为运算器反向输入端电压,
为运算器输出电压。
由此可得
(3.2)
图3.1集成运算加法器
由此完成三相电流变为一相正弦电。
3.2集成运放的选择及参数计算
本设计运放使用UA741集成器件,其实际的参数如下表3.1:
表3.1 UA741集成器件参数表
特性
参数
失调电压
0.5~5mV
失调电流
1nA~10μA
失调电压的温度
(1~50)μV/℃
偏置电流
1nA~100μA
输入电阻
10k?
~1000M?
通频带
10kHz~2kHz
输出电流
1~30mA
共模抑制比
60~120dB
上升时间
10ns~10μs
转移速率
(0.1~100)V/μs
电压增益
1000~1000000dB
电源电流
0.05~25mA
3.3整形电路
(1) 设计思路:
四种方案如下:
1)二极管半波整流:
正弦波数轴的X轴线以上的波形保留(X轴线以下的部分被隔离掉),波形呈断续的曲线,相位不变。
经过稳压波形呈断续的、大于Y数轴0、小于原正弦波波峰的曲线,适用于对电流要求不高的电器。
2)二极管全波整流(桥式整流):
正弦波数轴的X轴线以下的波形对折到X轴线上面,波形呈连续的、电压由峰值到0根据频率变化的曲线。
经过稳压波形呈连续的、接近正弦波波峰的略有波浪型曲线,适用于对电流要求较高的电器。
3)串联型晶体管整流电路,形成平稳波形的、接近正弦波波峰的直流电,黑白电视机、精密电器使用。
4)晶体管开关电路、晶体管泵电源电路,形成平稳波形的、接近正弦波波峰的直流电,彩色电视机、精密电器使用。
总之,正弦波电流变成方波电流,最简单的办法是用一个二极管半波整流,不经滤波,而是经一个电阻与稳压管“限幅”后,不可视作是方波。
所以先将一正弦信号通过一个二极管,得到一正向导通的半波信号,再将得到的信号与一个比较器比较,从而得到方波信号。
(2)正弦波整流成方波设计电路图如图3.2所示:
:
图3.2正弦波整流成方波设计电路图
(3) 电路原理图及相应的参数
1)半波整流电路
D是一个二极管,负载,若输入交流电为:
Sin(at) (3.3)
则整流出的输出电压(一个周期内)
Sin(at)0≤at≤∏ (3.4)
∏≤at≤2∏ (3.5)
图3.3半波整流电路
2)比较器
本实验采用LM393双电源比较器,其基本原理简单,只要同相输入端的电压比反向输入端的电压高,它就会输出高电平,同相输入端的电压比反向输入端的电压低,他就输出低电平。
注意的是要加上接电阻,也就是接一个大约几百欧到几千欧的电阻从输出端接到电源。
因为比较器输出的是C极开路输出,输高的时候,其实就是内部的输出三极管截止,这个高电平是由上拉电阻提供的;输出低的时候,就是内部三极管把上拉电阻短路,使输出为低。
其仿真图如下图3.4所示:
图3.4比较器
图3.5经比较器得到方波
如图3.5得到了正弦波,比较器的原理就是:
反向输入端接地,同向输入端如果输入为大于零的信号,其输出就是为一正脉冲。
由图3.5所示可得到方波的信号。
3.4.锁相环CD4046
锁相环是一个相位反馈控制系统,其特点是实现对输入信号频率和相位的自动跟踪。
它跟踪固定频率的输入信号时没有频差;跟踪频率变化的输入信号时精度也很高。
锁相环路由三个基本部件组成,它们是鉴相器(PD)、环路滤波器(LPF)和压控振荡器(VCO),构成框图如图3.5所示。
本设计采用集成锁相环CD4046的结构框图如图3.5所示,CD4046具有两个独立的鉴相器PDⅠ与PDⅡ。
PDⅠ是异或门鉴相器;PDⅡ是边沿触发型鉴相器,它由受逻辑门控制的四个边沿触发器和三态输出电路组成,它的输出为三态结构。
系统一旦入锁,输出将处于高阻态,无源低通滤波器的电容C无放电回路,鉴相器相当于具有极高的增益,输入信号与输出信号可严格同步,其最大锁定范围与输入信号波形的占空比无关,而且使用它对环路捕捉范围与低通滤波器的RC时间常数无关,一般可以达到锁定范围等于捕捉范围。
可见,应用CD4046的鉴相器PDⅡ,可保证锁相环输出与输入信号相位差为零。
所以本系统采用PDⅡ。
图3.5 CD4046引脚图
当锁相环入锁时,它还具有“捕捉”信号的能力,VCO可在某一范围内自动跟踪输入信号的变化,如果输入信号频率在锁相环的捕捉范围内发生变化,锁相环能捕捉到输人信号频率,并强迫VCO锁定在这个频率上。
锁相环应用非常灵活,如果输入信号频率f1不等于VCO输出信号频率f2,而要求两者保持一定的关系,例如比例关系或差值关系,则可以在外部加入一个运算器,以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成,现在常使用集成电路的锁相环,CD4046是通用的CMOS锁相环集成电路,其特点是电源电压范围宽(为3V-18V),输入阻抗高(约100MΩ),动态功耗小,在中心频率f0为10kHz下功耗仅为600μW,属微功耗器件。
图3.5是CD4046的引脚排列,采用16脚双列直插式,各引脚功能如下:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 锁相环 ppl 电路设计
![提示](https://static.bdocx.com/images/bang_tan.gif)