电子脉搏计课程设计.docx
- 文档编号:27710579
- 上传时间:2023-07-04
- 格式:DOCX
- 页数:34
- 大小:1.68MB
电子脉搏计课程设计.docx
《电子脉搏计课程设计.docx》由会员分享,可在线阅读,更多相关《电子脉搏计课程设计.docx(34页珍藏版)》请在冰豆网上搜索。
电子脉搏计课程设计
电子脉搏计
课
程
设
计
报
告
组长:
蔡新源
组员:
史志华、张重彬、李海磊、杨威力、刘世洋、孙景伟、冀鹏辉、杨冠军、李峰朝
摘要3
第一章绪论4
第二章各种元器件及其应用5
1、集成同步计数器及其应用张重彬5
2、BCD-七段共阴数码管史志华7
3、74LS161计数器的应用杨威力10
4、五进制的自循环冀鹏辉12
5、集成同步计数器及其应用刘世洋13
6、用74LS161构成一个十进制计数器李海磊14
7、四进制的自循环杨冠军15
8、用74LS290设置七进制计数器李峰朝17
9、七进制的自循环孙景伟..19
第三章数字脉搏计时器的方案比较21
3.1方案论证21
3.2提出方案21
3.3方案比较23
第四章单元电路的设计23
4.1电路总体框图23
4.2采集、放大与整形电路23
4.2.1传感器24
4.2.2放大电路24
4.2.3整形电路25
4.3倍频电路26
4.4基准时间产生电路28
4.5计数、译码、显示电路28
4.6控制电路31
总结32
摘要
人体脉象中富含有关心脏、内外循环和神经等系统的动态信息。
而脉搏的病理生理性改变常引发各种心血管事件,脉搏生理性能的改变可以先于疾病临床症状出现,通过对脉搏的检测可以对如高血压和糖尿病等引起的血管病变进行评估。
同时脉搏测量还为血压测量,血流测量及其他某些生理检测技术提供了一种生理参考信号。
本文主要介绍了数字式脉搏计的具体实现方法,利用压电传感器产生脉冲信号,经过放大整形后,输入单片机内进行相应的控制,从而测量出一分钟内的脉搏跳动次数,快捷方便。
通过观测脉搏信号,可以对人体的健康进行检查,通常被用于保健中心和医院。
关键词脉搏计;脉冲信号;压电传感器
第一章绪论
脉搏是临床检查和生理研究中常见的生理现象,包含了反映心脏和血管状态的重要生理信息。
人体内各器官的健康状态、病变等信息将以某种方式显现在脉搏中即在脉象中。
人体脉象中富含有关心脏、内外循环和神经等系统的动态信息,我们可以通过对脉搏波检测得到的脉波图含有出许多有诊断价值的信息,可以用来预测人体某些器脏结构和功能的变换趋势,如:
血管几何形态和力学性质的变异会引起脉搏波波形和波速等性质的改变,而脉搏的病理生理性改变常引发各种心血管事件,脉搏生理性能的改变可以先于疾病临床症状出现,通过对脉搏的检测可以对如高血压和糖尿病等引起的血管病变进行评估。
同时脉搏测量还为血压测量,血流测量及其他某些生理检测技术提供了一种生理参考信号。
在医院临床监护和日常中老年保健中,脉搏是一项基本的生命指标,因而脉搏测量是最常见的生命特征的提取。
近年来出现的日常监护仪器,如便携式电子血压计,可以完成脉搏的测量。
但是这种便携式电子血压计利用微型气泵加压橡胶气囊,每次测量都需要一个加压和减压的过程,存在体积庞大、加减压过程会有不适、脉搏检测的精确度低等缺点。
第二章各种元器件及其应用
1、集成同步计数器及其应用
张重彬集成同步计数器74LS160(异步清零)、74LS162同(步清零)为十进制计数器,74LS161异(步清零)、74LS163(同步清零)为四位二进制计数器,它们都是边沿触发的同步加法计数器。
CLR为清零端,LOAD为置数端,一般均以低电平为有效电平。
若需要构成其他进制计数器,只需把计数输出加上适当门电路反馈到异步清零端CLR或同步置数LOAD即可。
例、试利用十进制计数器74160构成六进制计数器。
(1)原理
74160N为异步清零、同步预置数的同步十进制计数器。
74160N元件如图所示,CLR为异步清零端;LOAD为同步置数端;ENP、ENT为计数控制端,且高电平为有效电平;D、C、B、A为预置数据输入端;QD、QC、QB、QA为输出端,RCO为进位端。
(2)创建电路
○1在元(器)件库中选中74160N,再利用同步置数的LOAD构成六进制计数器,故取清零端CLR、计数控制端ENP、ENT接高电平1(VCC。
)
○2取方波信号作为时钟计数输入。
双击信号发生器图标,设置电压V1为5V,
频率为50Hz。
○3送数端LOAD同步作用,设并行数据输入DCBA=0000,LOAD取QB、QC的与非,当QDQCQBQA=0110时,LOAD=0,等待下一个时钟脉冲上升沿到来,将并行数据DCBA=0000置入计数器。
○4在元(器)件库中单击显示器件选中带译码的七段LED数码管U1(DCD-HEX),连接电路如图所示。
(3)观测输出启动仿真开关,数码管循环显示0,1,2,3,4,5,6。
仿真输出也可以用逻辑分析仪观察。
双击信号发生器图标,频率改为1kHz。
将74160N时钟输入CLK、输出QAQBQCQD及RCO进位从上到下依次接逻辑分析仪,双击逻辑分析仪图标,电路输出波形如图所示。
显然输出QDQCQBQA按0000、0001、
0010、0011、0100、0101、0110循环,且QDQCQBQA=0110时,RCO无进位输出.
图2.1.1仿真电路
图2.1.2仿真电路
图2.1.3逻辑分析仪的输出波形
2、BCD-七段共阴数码管
史志华
实验目的:
○1了解74160十进制计数器的功能和特性
○2了解八输入共阴七段数码管和四输入七段共阴数码管的区别
○3学会BCD-七段显示译码器7448和八输入七段共阴显示器的联合应用,掌握7448的引脚功能
模拟实验仪器:
multisim仿真软件、74160N(十进制计数器)、7448N(BCD-七段显示译码器)、RPACK_VARIABLE_1,*7SEVEN_SEG_COM_八K(输入的七段共阴显示器),CDC_HEX四(输入显示器)。
实验原理:
图2.2.1十进制计数器74160的逻辑图
CLK
R'd
LD'
EP
EN
工作状态
*
0
*'
*
*
异步置零
1
0
*
*
同步置数
*
1
1
0
1
保持
*
1
1
*
0
保持(C=0)
1
1
1
1
计数
表2.2.1十进制计数器74160的功能表
当R'd=、1LD'=0时,电路工作在同步预置数状态。
这时G16~G19的输出始终是1,所以FF0~FF3输入端J、K的状态由D0~D3状态决定。
例如D0=1,则J0=1,K0=0,CLK上升沿到达后FF0被置一。
当R'd=LD'=而1EP=0、ET=1时,由于G16~G19的输出均为0,FF0~FF3输入端J=K=0,所以时钟信号到达时他们保持原来的状态不变。
C的状态也得到保持。
如果ET=0,则EP无论为何状态,计数器的状态也将保持不变,但C=0.
当R'd=LD'=EP=ET时=,1电路工作在计数状态,从电路的0000状态开始输入10个计数脉冲时,电路将从1001状态返回0000状态,C从高电平跳变至低电平。
输入
输出
数字
A3
A2
A1
A0
YaYbYcYdYeYfYg
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
表2.2.2BCD-七段显示译码器电路真值表
灯测试输入端LT':
当LT'=的0信号输入时,G4、G5、G6、G7的输出同时为高电平,使A10=A11=A12=0。
只要令LT'=,0便可使被驱动的数码管的七段同时点亮,以检查该数码管各段是否正常。
平时接高电平1.
灭零输入RBI':
设置灭零输入信号的目的是为了把不需要显示的0熄灭灭灯输入/灭零输出BI'/RBO':
作为输入端时称为灭灯输入控制端,只要BI'=,0各段同时熄灭。
作为输出端时称为灭零输出端RBO'=(A'3A'2A'1A'0*LRTB')I*',只有A3=A2=A1=A00,且RBI'=时0,RBO'=。
0multisim仿真如图1.2.2
图中为了突出七段共阴显示器与四输入显示器的区别,将其连接在一个图中,可以明显看到四输入的数码显示器不需要译码电路,而且在仿真中要求比较低,八输入的共阴数码管显示器不仅仅需要译码电路,而且对电流的大小有要求,主要是最大电流,只有几毫安左右。
图2.2.2仿真电路
3、74LS161计数器的应用
杨威力
74LS161是常用的四位二进制可预置的同步加法计数器,他可以灵活的运用在
各种数字电路,以及单片机系统种实现分频器等很多重要的功能:
管脚图介绍:
时钟CP和四个数据输入端P0~P3
清零/MR
使能CEP,CET
置数PE
<74ls161引脚图>
数据输出端Q0~Q3
以及进位输出TC.(TC=Q0·Q1·Q2·Q3·CET)
输入
输出
CR
CP
LD
EP
ET
D3
D2
D1
D0
Q3
Q2
Q1
Q0
0
Ф
Ф
Ф
Ф
Ф
Ф
Ф
Ф
0
0
0
0
1
↑
0
Ф
Ф
d
c
b
a
d
c
b
a
1
↑
1
0
Ф
Ф
Ф
Ф
Ф
Q3
Q2
Q1
Q0
1
↑
1
Ф
0
Ф
Ф
Ф
Ф
Q3
Q2
Q1
Q0
1
↑
1
1
1
Ф
Ф
Ф
Ф
状态码加1
表2.3.174LS161功能表
从74LS161功能表功能表中可以知道,当清零端CR=“0”,计数器输出Q3、Q2、Q1、Q0立即为全“0,”这个时候为异步复位功能。
当CR=“1”且LD=“0”时,在CP信号上升沿作用后,74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3,D2,D1,D0的状态一样,为同步置数功能。
而只有当CR=LD=EP=ET“=1”、
CP脉冲上升沿作用后,计数器加1。
74LS161还有一个进位输出端CO,其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。
合理应用计数器的清零功能和置数功能,一片74LS161
可以组成16进制以下的任意进制分频器。
例、分析图图1.3.1给出的电路,说明这是多少进制的计数器,两片之间是多少进制。
74ls161的功能表见表1.3.1。
图2.3.1
图2.3.2仿真电路
这是采用整体置数法接成的计数器,再出现LD'=0信号以前,两片74ls161均按十六进制技术。
即第一片到第二片为十六进制。
当第二片记为5时第一片记为2时产生LD'=0信号,待下CLK信号到达后两片74ls161同时被置零,总进制为5*16+2+1=83故为八十三进制计数器。
4、五进制的自循环
冀鹏辉
电路组成74160与非门脉冲信号源5V电源液晶显示屏
电路原理74160是一个十进制器件,要想实现五进制的自循环,首先要明白10进制的工作原理。
十进制是将A.B.C.D四个输入端首先接0低电平,EP,ET接5V高电平,QAQBQCQD接显示屏,当脉冲信号到来时,显示屏上将显示从0~9的数循环。
现在我们来实现七进制计数器,假如我们要实现从5~0的循环,我们只需将ABCD输入端接为二进制的五即可,当到达最大数时要实现从最小的数开始循环,所以我们在输出为最大时的二进制数接LD灭零输入,所以就实现了五进制的自循环。
电路图如下所示
图2.4.1仿真电路
问题;:
当脉冲信号到来时,我们发现显示屏上的数字是从0~9开始运行的,但第二
次循环甚至以后每次的循环都是从0到5进行的,这是怎么回事呢?
解答:
:
第一次从0到9,后来又都变成0到5循环是因为当脉冲信号到来时,由无关态进入到有效态,这实际是一个过渡的过程状态图如下
0101
0000→0001→0010
→0011→0100
图2.4.2状态转化图
5、集成同步计数器及其应用
刘世洋集成同步计数器74LS160(异步清零)、74LS162同(步清零)为十进制计数器,74LS161异(步清零)、74LS163(同步清零)为四位二进制计数器,它们都是边沿触发的同步加法计数器。
CLR为清零端,LOAD为置数端,一般均以低电平为有效电平。
若需要构成其他进制计数器,只需把计数输出加上适当门电路反馈到异步清零端CLR或同步置数LOAD即可。
例、试用两片同步十进制计数器74160接成二十九进制计数器。
(1)原理
74160N为异步清零、同步预置数的同步十进制计数器。
74160N元件如图所示,CLR为异步清零端;LOAD为同步置数端;ENP、ENT为计数控制端,且高电平为有效电平;D、C、B、A为预置数据输入端;QD、QC、QB、QA为输出端,RCO为进位端。
采用整体置零的接法,首先将两片74160以并行进位方式连成一个百进制计算器。
当计数器从全0状态开始计数,计入29个脉冲时,经门G译码产生低电平信号立即将
两片74160同时置零,于是便得到了二十九进制计数器。
(2)创建电路
○1在元(器)件库中选中74160N,再利用同步置数的LOAD构成29进制计数器,故取第一片的清零端CLR、计数控制端ENP、ENT接高电平1(VCC。
)第一片计数器的进位输出接第二片的ENP、ENT。
QD为高位,QA为低位。
○2取方波信号作为时钟计数输入。
双击信号发生器图标,设置电压V1为5V,频
率为10Hz。
○3送数端LOAD同步作用,设并行数据输入DCBA=0000,第一片LOAD取QD为高电平,当QDQCQBQA=1001时,几位输出第二片计数1,第一片LOAD=0,等待下一个时钟脉冲上升沿到。
当它从全零状态开始计数并接受到28个计数脉冲,然后将电路的28状态译码产生LD'=,0同时加到两片74160中,在下一个计数脉冲(第29个输入脉冲)到达时,将0000同时置入两片74160中,从而得到二十九进制计数器。
进位信号可以直接由门G的输出端引入。
○4在元(器)件库中单击显示器件选中带译码的四段LED数码管U3,U4(DCD-HEX),连接电路如图所示。
(3)观测输出
启动仿真开关,U3数码管显示0,1,2,3,4,5,6,7,8,9,当显示到9时,U4数码管计数1,U3回零,U3数码管显示0,1,2,3,4,5,6,7,8,9,当显示到9时U4计数2,当U4显示2,U3显示8时达到最大值,再来一次脉冲都回零。
这样就能显示0~28,实现由两片同步十进制计数器74160接成二十九进制计数器。
图2.5.1仿真电路
6、用74LS161构成一个十进制计数器
李海磊
(1)原理:
计数器输入端CLK接外来时钟,A、B、C、D端都接地,将计数器输入端与QA、QB、QC、QD相连,QD为高位输出,QA为低位输出,则构成一个十进制计数器。
CLR为异步清零端,LOAD为同步预置数端,ENT、ENP为计数控制端,且高电平有效。
从74LS161功能表功能表中可以知道,当清零端CR=“0,”计数器输出Q3、Q2、Q1、Q0立即为全“0,”这个时候为异步复位功能。
当CR=“1”且LD=“0”时,在CP信号上升沿作用后,74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3,D2,D1,D0的状态一样,为同步置数功能。
而只有当CR=LD=EP=ET“=1、”CP脉冲上升沿作用后,计数器加1。
74LS161还有一个进位输出端CO,其逻辑关系是CO=
Q0·Q1·Q2·Q3·CET
(2)创建电路:
在元件库中选中74LS161,再利用异步清零CLR构成十进制计数器。
送入时钟信号,观测计数器数值的变化,显示如上图所示,反复观察多次,则可知它是一个异步清零的十进制计数器,证明电路无误。
图2.6.1仿真电路
3)观测输出:
启动仿真开关,数码管循环显示0,1,2,3,4,5,6,7,8,9
7、四进制的自循环
杨冠军电路组成:
74160与非门脉冲信号源5V电源液晶显示屏电路原理:
74160是一个十进制器件,要想实现四进制的自循环,首先要明白10
进制的工作原理。
十进制是将A.B.C.D四个输入端首先接0低电平,EP,ET接5V高电平,QAQBQCQD接显示屏,当脉冲信号到来时,显示屏上将显示从0~9的数循环。
现在我们来实现四进制计数器,假如我们要实现从2-6的循环,我们只需将ABCD输入端接为二进制的2即可,即将A.C.D接低电平,B接高电平。
同样要使最大的输出为6可将数
出端的QB.QC同时接到与非门。
又当当到达最大数时要实现从最小的数开始循环,所以我们在输出为最大时的二进制数接LD灭零输入,最终实现了四进制的自循环。
电路图如下所示:
图2.7.1仿真电路
李峰朝
图2.7.2仿真电路问题:
当脉冲信号到来时,我们发现显示屏上的数字是从0~9开始运行的,但第二次
循环甚至以后每次的循环都是从2到6进行的,这是怎么回事呢?
解答:
第一次从0到9,后来又都变成2到6循环是因为当脉冲信号到来时,由无关态进入到有效态,这实际是一个过渡的过程状态图如下
8、用74LS290设置七进制计数器
74LS290功能表:
图2.8.174LS290功能表
置“9功”能:
当S9
(1)=S9
(2)=1时,不论其他输入端状态如何,计数器输出Q3Q2Q1Q0=1001,而(1001)2=(9)10,故又称为异步置数功能。
置“0功”能:
当S9
(1)和S9
(2)不全为1,并且R0
(1)=R0
(2)=1时,不论其他输入端状态如何,计数器输出Q3Q2Q1Q0=0000,故又称为异步清零功能或复位功能。
计数功能:
当S9
(1)和S9
(2)不全为1,并且R0
(1)和R0
(2)不全为1时,输入计数脉冲CP,计数器开始计数。
计数脉冲由CP0输入,从Q0输出时,则构成二进制计数器;计数脉冲由CP1输入,输出为Q2Q1Q0时,则构成五进制计数器;若将Q0和CP1相连,计数脉冲由CP0输入,输出为Q3Q2Q1Q0时,则构成十进制(8421码)计数器;若将Q3和CP0相连,计数脉冲由CP1输入,输出为Q3Q2Q1Q0时,则构成十进制(5421码)计数器。
因此,74LS290又称为“二—五—十进制型集成计数器”。
用74LS290设置七进制计数器:
由于CLK1与Q0相连,同时以CLK0为输入端,Q3为输出端,若无附加电路,则为一个十进制计数器。
若采用反抗置数法,反馈信号接到S1,S2端,可同步指数为1001,根据图1,当计数状态出现Q2Q=11,即计数到0110时,,S1=S2=1,电路进入异步置数状态,立即置入1001,并从此状态开始计数,所以稳定的状态循环中包括1001-0000-0001-0010-0011-0100-0101-1001共七个状态,所以电路为七进制计数器。
图2.8.2仿真电路
9、七进制的自循环
孙景伟
电路组成:
74160与非门脉冲信号源5V电源液晶显示屏
电路原理
74160是一个十进制器件,要想实现七进制的自循环,首先要明白10进制的工作原理。
十进制是将A.B.C.D四个输入端首先接0低电平,EP,ET接5V高电平,QAQBQCQD接显示屏,当脉冲信号到来时,显示屏上将显示从0~9的数循环。
现在我们来实现七进制计数器,假如我们要实现从3~0的循环,我们只需将ABCD输入端接为二进制的三即可,当到达最大数时要实现从最小的数开始循环,所以我们在输出为最大时的二进制数接LD灭零输入,所以就实现了七进制的自循环。
电路图如下所示:
问题:
当脉冲信号到来时,我们发现显示屏上的数字是从0~9开始运行的,但第二次循环甚至以后每次的循环都是从3到9进行的,这是怎么回事呢?
解答:
:
第一次从0到9,后来又都变成3到9循环是因为当脉冲信号到来时,由无关态进入到有效态,这实际是一个过渡的过程状态图如下
第三章数字脉搏计时器的方案比较
3.1方案论证电子脉搏计是用来测量一个人心脏跳动次数的电子仪器,也是心电图的主要组成部分。
由给出的设计技术指标可知,脉搏计是用来测量频率较低的小信号(传感器输出电压一般为几个毫伏),它的基本功能应该是:
1)用传感器将脉博的跳动转换为电压信号,并加以放大、整形和滤波;
2)在短时间内(15s内)测出每分钟的脉搏数。
本设计要求实现在15s内测量lmin的脉搏数,并且显示其数字。
常人脉搏数为60~80次/min,婴儿为90~100次/min,老人为100~150次/min。
3.2提出方案满足上述设计功能可以实施的方案很多,现提出下面方案:
方案一、原理框图如图所示,图中各部分的作用如下:
图3.2.1
1)传感器:
将脉搏跳动信号转换为与此相对应的电脉冲信号。
2)放大与整形电路:
将传感器的微弱信号放大,整形除去杂散信号。
3)倍频器:
将整形后所得到的脉冲信号的频率提高。
如将15s内传感器所
获得信号频率的4倍频,即课得到对应一分钟脉冲数,从而缩短测量时间。
4)基准时间产生电路:
产生短时间的控制信号,以控制测量时间。
5)控制电路:
用以保证在基准时间控制下,使4倍频后的脉冲信号送到计数、显示电路中。
6)计数、译码、显示电路:
用来读出脉搏数,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 脉搏计 课程设计