数字钟设计数电.docx
- 文档编号:27604497
- 上传时间:2023-07-03
- 格式:DOCX
- 页数:12
- 大小:270.88KB
数字钟设计数电.docx
《数字钟设计数电.docx》由会员分享,可在线阅读,更多相关《数字钟设计数电.docx(12页珍藏版)》请在冰豆网上搜索。
数字钟设计数电
课程设计任务书
课题名称:
数字时钟电路
设计内容与要求:
(1)准确计时,以数字形式显示时、分、秒的时间;
(2)具有手动校时、校分功能,分别可以对时和分进行校正;
(3)计时过程具有整点报时功能,当时间到达整点前60秒开始,
蜂鸣器1秒响一次;
技术条件与要求:
(1)计时电路分和秒采取60进制,时采取24进制;
(2)整点报时电路采用了74LS20.
指导教师签名:
教研室主任签名:
讲师
发题日期:
年月日完成日期:
年月日
年月日
摘要
在生活中的各种场合经常要用到电子钟,现代电子技术的飞跃发展各类智能化产品脱颖而出,数字电路具有电路简单、可靠性高、成本低等优点,本设计重点以数字电路为核心设计智能电子钟。
本设计电路由计时电路、控制电路、显示电路等部分组成,在数码管上显示24小时计时的时刻,具有清零、保持、校时、报时功能。
关键字数字钟;计数器;显示器;校准;整点报时
目录
1数字时钟概述5
2电路设计流程图6
3电路工作原理及分析7
3.1核心芯片74LS90介绍7
3.2计数电路设计与仿真9
3.2.1个位向十位进制的实现9
3.2.2六十进制的实现10
3.2.3秒向分进位的实现12
3.2.4计时电路的实现13
3.3校时及整点报时电路的实现14
1数字时钟概述
数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性等优点,数字钟从原路上讲是一种典型的数字电路,其中包括了组合逻辑和时序逻辑。
数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,广泛用于个人家庭办公、车站、办公室等公共场合,成为人们日常生活中不可缺少的物品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度远远超过老式钟表,钟表的数字化给人们生活带来了极大的方便,而且扩展了报时功能。
2电路设计流程图
电路整体流程图如图2-1所示
如图2-1流程图
3电路工作原理及分析
3.1核心芯片74LS90介绍
计数器的选择很多,常用的有同步十进制计数器74HC160以及异步二、五、十进制计数器74LS90。
这里选用74LS90芯片,74LS90引脚图如图3-1所示。
如图3-174LS90引脚图如图3-2十进制计数电路
74LS90内部是由两部分电路组成的。
一部分是由时钟CKA与一位触发器Q0组成的二进制计数器,可计一位二进制数;另外一部分是由时钟CKB与三个触发器Q1、Q2、Q3组成的五进制异步计数器,可计五个数000~100。
如果把Q0和CKB连接起来,CKB从Q0取信号,外部时钟信号接到CKA上,那么由时钟CKA和Q0、Q1、Q2、Q3组成十进制计数器。
如图3-2所示,十进制计数电路。
R0
(1)和R0
(2)是异步清零端,两个同时为高电平有效;R9
(1)和R9
(2)是置9端,两个同时为高电平时,Q3Q2Q1Q0=1001;正常计数时,必须保证R0
(1)和R0
(2)中至少一个接低电平,R9
(1)和R9
(2)中至少一个接低电平。
74LS90的功能如表3-3所示
如表3-374LS90功能表
74LS90内部原理如图3-4所示,这是一个异步时序电路。
图中的S1、S2对应于集成芯片的6、7管脚,R1、R2对应于集成芯片的2、3管脚,CP0对应于14管脚,CP1对应于12管脚,Q3、Q2、Q1、Q0分别对应于11、8、9、12管脚。
如图3-474LS90内部原理
3.2计数电路设计与仿真
3.2.1个位向十位进制的实现
计时电路共分三部分:
计秒、计分和计时,其中计秒和计分都是60进制,而计时为24进制。
个位向十位的进位实现,原理图如图3-6所示用两片74LS90异步计数器接成一个异步的60进制计数器。
所谓异步60进制计数器,即两片74LS90的时钟不一致。
个位时钟为1Hz方波来计秒,十位计数器的时钟信号需要从个位计数器来提供。
进位信号的要求是在十个秒脉冲中只产生一个下降沿,且与第十秒的下降沿对齐。
只能从个位计数器的输出端来提供,不可能从其输入端来,而计数器的输出端只有Q0、Q1、Q2、Q3四个信号,要么是其中一个,要么是它们之间的逻辑运算结果。
如图3-574LS90接成的个位计数器时序图如图3-6个位向十位进制
由于74LS90是在时钟的下降沿到来时计数,所以Q3正好符合要求,在十秒之内只给出一个下降沿,且与第十秒的下降沿对齐。
Q2虽然也只产生一个下降沿,但产生的时刻不对。
这样,个位和十位之间的进位信号就找到了,把个位的Q3(11端)连接到十位的CKA(14端)上。
3.2.2六十进制的实现
当计秒到59时,希望回00。
此时个位正好是计满十个数,不用清零即可自动从9回0;十位应接成六进制,即从0~5循环计数。
用异步清零法,当6出现的瞬间,即Q3Q2Q1Q0=0110时,同时给R0
(1)和R0
(2)高电平,使这个状态变成0000,由于6出现的时间很短,被0取代,电路原理图如图3-7所示。
如图3-774LS90六十进制计数器
当十位计数到6时,输出0110,其中正好有两个高电平,把这两个高电平Q2和Q1分别接到74LS90的R0
(1)和R0
(2)端,即可实现清零。
一旦清零,Q2和Q1都为0,恢复正常计数,直到下次再同时为1。
计分电路和计秒电路是完全一致的,只是周期为1S的时钟信号改成了周期为60秒即1分的时钟信号。
3.2.3秒向分进位的实现
计秒电路的关键问题是找到秒向分的进位信号。
当秒电路计到59秒时,产生一个高电平,在计到60时变为低电平,来一个下降沿送给计分电路做时钟。
计分电路在计到59时的十位和个位的状态分别为0101和1001,把这四个1与起来即可,即十位的Q2和Q0,个位的Q3和Q0,与的结果作为进位信号。
使用74LS20四入与非门串反相器构成与门,如图3-8所示
如图3-8计分电路
3.2.4计时电路的实现
用两片74LS90实现二十四进制计数器,首先把两片74LS90都接成十进制,并且两片之间连接成具有十的进位关系,即接成一百进制计数器,然后在计到24时,十位和个位同时清零。
计到24时,十位的Q1=1,个位的Q2=1,应分别把这两个信号连接到双方芯片的R0
(1)和R0
(2)端。
如个位的Q2接到两个74LS90的R0
(1)清零端,十位的Q1接到两个74LS90的R0
(2)清零端。
计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果,如图3-9所示。
如图3-9计时电路
3.3校时及整点报时电路的实现
校时电路主要完成校分和校时。
选择校分时,拨动一次开关,分自动加一;选择校时时,拨动一次开关,小时自动加一。
校时校分应准确无误,能实现理想的时间校对。
校时校分时应切断秒、分、时计数电路之间的进位连线,校时电路如图3-10所示。
报警电路由四输入与门及非门构成,当分钟十位为5,分钟个位为9即分钟为0101、1001时第一个74LS20输出低电平经过74LS04输出高电平;当秒钟十位为5个位为0时即秒钟为0101、0001时第二个74LS20输出低电平;当分钟为59秒钟为50时电路实现报警功能,报警时间为10s,报警电路如图3-11所示。
如图3-10校时电路如图3-11报警电路
参考文献
[1]马俊兴,数字电子技术(第一版)哈尔滨工业大学出版社,2011.
[2]吴舒萍,电路基础(第一版)哈尔滨工业大学出版社,2012.
附图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 设计