实验八帧同步信号恢复实验.docx
- 文档编号:27583670
- 上传时间:2023-07-03
- 格式:DOCX
- 页数:12
- 大小:20.81KB
实验八帧同步信号恢复实验.docx
《实验八帧同步信号恢复实验.docx》由会员分享,可在线阅读,更多相关《实验八帧同步信号恢复实验.docx(12页珍藏版)》请在冰豆网上搜索。
实验八帧同步信号恢复实验
实验八帧同步信号恢复实验
一、实验目的
1.掌握巴克码识别原理。
2.掌握同步保护原理。
3.掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容
1.观察帧同步码无错误时帧同步器的维持态。
2.观察帧同步码有一位错误时帧同步器的维持态和捕捉态。
3.观察同步器的假同步现象和同步保护作用。
三、基本原理
(A)原理说明
一、帧同步码插入方式及码型1.集中插入(连贯插入)
在一帧开始的n位集中插入n比特帧同步码,PDH中的A律PCM基群、二次群、三次、四次群,μ律PCM二次群、三次群、四次群以及SDH中各个等级的同步传输模块都采用集中插入式。
2.分散插入式(间隔插入式)
n比特帧同步码分散地插入到n帧内,每帧插入1比持,μ律PCM基群及△M系统采用分散插入式。
分散插入式无国际标准,集中插入式有国际标准。
帧同步码出现的周期为帧周期的整数信,即在每N帧(N≥1)的相同位置插入帧同步码。
3.帧同步码码型选择原则
(1)假同步概率小
(2)有尖锐的自相关特性,以减小漏同步概率
如A律PCM基群的帧同步码为001101,设“1”对应正电平1,“0”码对应负电平-1,则此帧同步码的自相关特性如下图所示
R(j)
33-6-5-1
-4-3-5
-5
7-2-1-1
012-1
-5
3
4
-5
3
356j
-1
二、帧同步码识别
介绍常用的集中插入帧同步码的识别方法。
设帧同码为0011011,当帧同步
码全部进入移位寄存器时它的7个
门限4输出端全为高电平,相加器3个输2u0比较器L1出端全为高电平,表示ui=1+2+4=7。
门限L由3个输入电平决定,它们
124ui的权值分别为1,2,4。
PCM码流
移位寄存器
比较器的功能为uo1,uiL0,uiL据此可得以下波形:
PCM码流某0011011数据码某0011011数据码t
此脉冲对齐第一位数据
u0t三、识别器性能
设误码率为Pe,n帧码位,L=n-m,(即允许帧同步码错m位),求漏识别概率P1和假识别概率P2以及同步识别时间t。
1.漏识别概率
mnPe(1Pe)正确识别概率为Cn,故
0mP11(n0Pe(1pe)n,m=0时P1nPe
门限L越低,Pe越小,则漏识别概率越小。
2.假识别概率
mn位信码产生一个假识别信号的概率为P22nC0nm0时P22n
门限越高,帧码位数越多,则假识别概率越小。
3.同步识别时间t
P1=P2=0时,t=NT,N为一个同步帧中码元位数,T为码元宽度一个同步帧中产生一个假识别信号概率为(Nn)P2时
t(1P1NP2)NT
分散插入帧同步码的同步识别时间为
tNT
2NP2,故当P1≠0、P2≠0
可见集中插入式同步识别时间远小于分散插入式的同步识别时间。
四、同步保护
无同步保护时,同步系统的漏同步概率PL等于识别器漏识别概率P1,假同步概率Pj等于识别器的假识别概率平P2。
由上述分析可见。
当信道误码率一定时,增大帧码长度、降低门限可减少漏同步概率,同时使假同步概率也足够低,但帧码太长,将降低有效信息的传输速度,是不允许的。
这一矛盾可用同步保护电路解决。
1.后方保护
当帧同步系统处于捕捉态时,连续个同步帧时间内识别器有输出时,同步系统进入同步状态,输出帧同步信号。
此措施可减小假同步概率。
也可以在采取此措施的同时提高门限电平以进一步减小假同步概率。
2.前方保护
当帧同步系统处于同步态时,连续β个同步帧时间内识别器检测不到帧同步码,则系统回到捕捉态。
此措施可以减小漏同步(假失步)概率。
也可以在采取此措施的同时降低限电平,以进一步减小漏同步概率。
3.同步性能
设门限等于帧码码元数n,同步帧长为N比持,同步周期为TF秒,则
PL(nPe)PjN2n
n1同步建立时间
(B)电路原理
tp[1
(1)N2
(1)nPe2]TF
在时分复用通信系统中,为了正确地传输信息,必须在信息码流中插入一定数量的帧同步码,可以集中插入、也可以分散插入。
本实验系统中帧同步码为7位巴克码,集中插入到每帧的第2至第8个码元位置上。
帧同步模块的原理框图及电原理图分别如图8-1、图8-2所示。
本模块有以下测试点及输入输出点:
NRZ-IN数字基带信号输入点BS-INGAL÷24
位同步信号输入点
巴克码识别器输出信号测试点24分频器输出信号测试点
TH判决门限电平测试点
FS-OUT帧同步信号输出点/测试点图8-1中各单元与图8-2中元器件的对应关系如下:
÷24分频器移位寄存器相加器判决器
计数器;
四位移位寄存器可编程逻辑器件可编程逻辑器件
单稳
单稳态触发器与门与门与门与门或门计数器JK触发器
与门1与门2与门3与门4或门
÷3分频器触发器
BS-IN÷24÷24单稳FS-OUT与门3与门4或门S-IN移位寄存器相加器判决器GAL与门1与门2÷3置零S触Q发R器QVCTH图8-1帧同步模块原理框图
从总体上看,本模块可分为巴克码识别器及同步保护两部分。
巴克码识别器包括移位寄存器、相加器和判决器,图8-1中的其余部分完成同步保护功能。
移位寄存器由两片74175组成,移位时钟信号是位同步信号。
当7位巴克码全部进入移位寄存器时,UFS4的Q1、Q2、Q3、Q4及UFS5的Q2、Q3、Q4都为1,它们输入到相加器UFS6的数据输入端D0~D6,UFS6的输出端Y0、Y1、Y2都为1,表示输入端为7个1。
若Y2Y1Y0=100时,表示输入端有4个1,依此类推,Y2Y1Y0的不同状态表示了UFS6输入端为1的个数。
判决器UFS6有6个输入端。
IN2、IN1、IN0分别与UFS6的Y2、Y1、Y0相连,L2、L1、L0与判决门限控制电压相连,L2、L1已设置为1,而L0由同步保护部分控制,可能为1也可能为0。
在帧同步模块电路中有发光二极管指示灯P3与判决门限控制电压相对应,即与L0对应,灯亮对应1,灯熄对应0。
判决电平测试点TH就是L0信号,它与指示灯P3状态相对应。
当L2L1L0=111时门限为7,灯亮,TH为高电平;当L2L1L0=110时门限为6,P3熄,TH为低电平。
当U52输入端为1的个数(即UFS6的IN2IN1IN0)大于或等于判决门限于L2L1L0,识别器就会输出一个脉冲信号。
当基带信号里的帧同步码无错误时(七位全对),把位同步信号和数字基带
信号输入给移位寄存器,识别器就会有帧同步识别信号GAL输出,各种信号波形及时序关系如图8-3所示,GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。
图中还给出了÷24信号及帧同步器最终输出的帧同步信号FS-OUT,FS-OUT的上升沿稍迟后于GAL的上升沿。
S-INGAL÷24FS-OUT
图8-3帧同步器信号波形
÷24信号是将位同步信号进行24分频得到的,其周期与帧同步信号的周期相同(因为一帧24位是确定的),但其相位不一定符合要求。
当识别器输出一个GAL脉冲信号时(即捕获到一组正确的帧同步码),在GAL信号和同步保护器的作用下,÷24电路置零,从而使输出的÷24信号下降沿与GAL信号的上升沿对齐。
÷24信号再送给后级的单稳电路,单稳设置为下降沿触发,其输出信号的上升沿比÷24信号的下降沿稍有延迟。
同步器最终输出的帧同步信号FS-OUT是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。
电路中同步保护器的作用是减小假同步和漏同步。
当无基带信号输入(或虽有基带信号输入但相加器输出低于门限值)时,识别器没有输出(即输出为0),与门1关闭、与门2打开,单稳输出信号通过与门2后输入到÷3电路,÷3电路的输出信号使状态触发器置“0”,从而关闭与门3,同步器无输出信号,此时Q的高电平把判决器的门限置为7(P3灯亮)、且关闭或门、打开与门1,同步器处于捕捉态。
只要识别器输出一个GAL信号(因为判决门限比较高,这个GAL信号是正确的帧同步信号的概率很高),与门4就可以输出一个置零脉冲使÷24分频器置零,÷24分频器输出与GAL信号同频同相的的周期信号(见图8-3)。
识别器输出的GAL脉冲信号通过与门1后使状态触发器置“1”,从而打开与门3,输出帧同步信号FS-OUT,同时使判决器门限降为6(P3灯熄)、打开或门、同步器进入维持状态。
在维持状态下,因为判决门限较低,故识别器的漏识别概率减小,假识别概率增加。
但假识别信号与单稳输出信号不同步,故与门1、与门4不输出假识别信号,从而使假识别信号不影响÷24电路的工作状态,与门3输出的仍是正确的帧同步信号。
实验中可根据判决门限指示灯P3判断同步器处于何种状态,P3亮为捕捉态,P3熄为同步态。
在维持状态下,识别器也可能出现漏识别。
但由于漏识别概率比较小,连续几帧出现漏识别的概率更小。
只要识别器不连续出现三次漏识别,则÷3电路不
a-fc0fcfb-fc0fcfc-2fc02fcfd-fH0fHf
2.DSB(或DSB-SC)
H(f)频谱同S(t),B=2fHSDSB(t)=m(t)coωct解调
·不能用包络检波法解调DSB信号。
·相干解调方框图同AM相干解调。
请自己画出各点频谱。
3.SSB
H(f)由fc+fLfofc+fHf得上边带VSB,由fc-fHfc-fLfH(f)得下边带LSB,-fHfcfHf
推导SSB信号的时域表达式
下边带带通滤波器可表示为H()gn2gn(c)c01cgnc
gn(c)0c
SLSB()1214M(M(14c)M(c)12gn(c)gn(c)c)gn(c)M(c)gn(c)c)gn(c)M(c)gn(c)
M(
14M(14c)M(c)c)gn(c)M(c)gn(c)M(SLSB(t)
12m(t)coct1m(t)inct——载波为2coωct
m(t)是
m(t)的希尔伯特变换,inωct是coωct的希尔伯特变换。
m(t)inct1m(t)
coctH()H()jgn(),h(t)t
111FM()jgn()j(c)(c)m(t)inct222
1414M()gn()(c)(c)
M(c)gn(c)M(c)gn(c)同理
SUSB12m(t)coct1m(t)inct212——载波为coωct
1m(t)coct2当载波为inωct时SLSB(t)SUSBm(t)inct12
(t)m(t)inct1m(t)coct2单边带时域式中的系数1/2可为任一常数。
据时域表达式可用相移法产生SSB信号。
cocm(t)+9090。
。
inct+-SLSB(t)SUSB(t)m(t)
解调
·相干解调方框图同AM,自己画各点频谱。
·插入强载波——包络检波。
[A12m(t)]coct11m(t)inct[Am(t)]coct22此为AM信号
故可用包络检波法解调SSB信号。
强载波Acoωct的获取方法:
(1)发端插入导频acoωct,收端提取acoωct后,放大得Acoωct,A>>a。
(2)不插导频,收端的振荡器输出Acoωct作为强载波,语音单边带允许
f<15Hz。
4.VSB
当fL很小时,无法用滤波器得到SSB信号,而只能得到VSB信号。
VSB系统
m(t)Sm(t)VSB信号GT(f)C(f)GR(f)U(t)m0(t)LPFn0(t)coctcoct非标准的VSB信号n(t)载波同步
ffHH(f)在fc两边互补H(f)=GT(f)C(f)GR(f)
对H(f)的要求:
H(f+fC)+H(f-fC)=C0证明:
SV(fSB)Sm(f)H(f)
M(f2U(f)12141fc)M(ffc)H(f)
SVSBM(f14(ffc)SVSB(ffc)2fc)M(f)H(ffc)14
M(f2fc)M(f)H(ffc)M0(f)当H(fM(f)H(ffc)H(ffc)
0ffH时,M0(f)C4M(f)m0(t)C4m(t)
fc)H(ffc)C,Sm(f)f-fc0H(f)fc-fcSVSB(f)fcff-fcfcfM0(f)f0残留上边带f-2fc02fcf-fH0fHH(ffc)H(ffc)C,0ffHVSB的插入强载波——包络检波解调法(电视),必须给出VSB时域式。
H(f)H(f)=H1(f)+H2(f)+H3(f)-fc-fa-fc0fcfc-faH1(f)ff0H2(f)H1(f)形成下边带信号,基带信号m(t)fH2(f)形成上边带信号,基带信号0H3(f)0H'(f)m(t)H'(f)m'(t)0fafm(t)m(t)fH3(f)形成下边带信号,基带信号SVSB(t)1212m(t)coct1m(t)inct2111m(t)inctm(t)coctm(t)inct222
12m(t)coct
m(t)coct1m(t)inctm(t)inct2SVSB1AcoctAm(t)cococt2——AM信号
线性调制含义:
将m(t)频谱线性放大,再搬运到fc两边。
二.线性调制系统的抗噪性能
分析AM,DSB,SSB相干解调抗噪性能,AM包络检波的门限效应1.相干解调
Sm(t)n(t)带通滤波器WSm(t)ni(t)低通滤波器m0(t)n0(t)coct
BPF带宽W等于信号带宽B,B<
ni(t)=nc(t)coω0t-n(t)inω0tAM,DSB中f0=fcSSB中f0≠fc
带通滤波器输出信噪比即解调器输入信噪比(解调器输出信噪比(
SNSN)i
N)o(SN)i)o制度增益G=(S
以SSB为例说明分析过程
SLSB(t)12m(t)coct1m(t)inct2ni(t)Si18nc(t)cootn(t)inotm(t)2
218m(t)co2ct21212m(t)m(t)co882ct14ni(t)m(t)in2ct222m(t),m(t)与in2ct,co2ct不相关,in2ctco2ct0,m(t)m(t)Si14m(t)2
Nin0Bn0fHSLSB(t)coct14m(t)1414m(t)co2ctSo(t)11621m(t)in2ct4
mo(t)12m(t),m(t)12ni(t)coctno(t)12nc(t)cotcoc012n(t)intn(t)intinc0
nc(t)cot
nc(t),n(t)与co2t,in2t不相关in2tco2t0
14noB14nofHno(t)214nc(t)2即No2可见(SN)o(SN)im(t)4noBG1
注:
此结论与设f0=fc时相同。
其它信号(AM、DSB)相干解调分析与此类似,结论如下:
SONO类别BG备注AMDSBSSBVSBFM2fH2fHfH2/3211Si3n0fmSin0fHSin0fHSAM(t)A1inmtcoctfH~2fH/2(mf+1)fm3mf32(Δf+fm)/32mf2Sin0fmSFM(t)Acoctmfinmt·性能比较:
可靠性优——劣:
FM,SSB(DSB),AM有效性优——劣:
SSB,VSB,AM(DSB),FM·VSB的可靠性,无分析结论。
·虽然GSSB=1,GDSB=2,但两者输出信噪比相同。
故BDSB=2BSSB。
(SN)iDSB12N(S)iSSB两者抗噪性能相同。
2.AM包络检波的门限效应。
((SNSN)i>>1)i<<1
时,包络检波的可靠性同相干解调。
时,出现门限效应。
n(t)2SAM(t)ni(t)Am(t)coctnc(t)coctn(t)inct
E(t)coct(t)E(t)Am(t)nc(t)2当A+m(t)>>ni(t)时,E(t)≈A+m(t)+nc(t)
当A+m(t)<
(SN)o(SN=G)(oSN)i1dB
(SN(SN)i)i门限
(B)电路原理
本实验调制部分电路如图18-1所示。
图中MC1496芯片引脚1和引脚4接两个51Ω和两个100Ω电阻及51K电位器用来调节输入馈通电压,调偏RP1,有意引入一个直流补偿电压,由于调制电压uΩ与直流补偿电压相串联,相当于给调制信号uΩ叠加了某一直流电压后与载波电压uc相乘,从而完成普通调幅。
如需要产生抑制载波双边带调幅波,则应仔细调节RP1,使MC1496输入端电路平衡。
另外,调节RP1也可改变调制系数m。
1496芯片引脚2和引脚3之间接有负反馈电阻R3,用来扩展uΩ的输入动态范围。
载波电压uc由引脚8输入。
MC1496芯片输出端(引脚12)接有一个三极管组成的射随器,来增加电路的带载能力。
幅度解调实验电路——同步检波器如图18-2所示。
本电路中MC1496构成解调器,载波信号加在8—10脚之间,调幅信号加在1—4脚之间,相乘后信号由12脚输出,经C11、C12、R25、R26、R31和U3组成的低通滤波器输出解调出来的调制信号。
四、实验内容及步骤:
1、实验连线:
a)调制实验连接线:
源端口目的端口载波信号源模块:
CAR1AM调制单元:
CAR-IN低频正弦信号源:
信号输出AM调制单元:
S-INb)解调实验连接线:
保持调制实验连接线不变,增加以下连接线源端口目的端口载波信号源模块:
CAR1AM解调单元:
CAR-INAM调制单元:
AM-OUTAM解调单元:
AM-IN2、打开交流电源开关和各模块的电源开关;3、调整低频可调信号源:
输出频率范围为:
0HZ~14.216KHZ(通过电位器
进行调整),幅度范围为:
0~10VPP(通过调节电位器进行调整)。
4、高频信号发生器输出——CAR1接到电路输入端CAR_IN,使其产生
fc=500KHz的载波频率,输出幅度为2V(可通过调节高频信号产生单元源模块的电位器来任意调整),从正弦信号源输出频率为fΩ=10KHZ的正弦调制信号到A_IN(频率可通过调节电位器来任意调整),示波器接电路输出端AM_OUT;
图18-1AM调制电路图18-2AM解调电路原理图
5、反复调整可调信号源模块及高频信号源模块的可调电阻及AM调制单
元的电位器(调制信号幅度调节及乘法器的工作点调节)使之出现合适的调幅波,观察其波形并测量调制系数m;6、观察并记录m<1、m=1及m>1时的调幅波形;
7、在保证fc、fΩ和ucm一定的情况下测量m—UΩm曲线。
8、将载波加至AM解调单元的B_IN端,将调幅波加至AM解调单元的
AM_IN端,观察并记录解调输出波形,并与调制信号相比较。
五、实验报告要求:
1、整理各实验步骤所得的数据和波形,绘制2、.出m—UΩm调制特性曲线;3、分析各实验步骤所得的结果。
3、进一步了解调幅波的原理,掌握调幅波的解调方法;4、掌握用集成电路实现同步检波的方法。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 同步 信号 恢复
![提示](https://static.bdocx.com/images/bang_tan.gif)