Multisim数电仿真半加器和全加器精编版.docx
- 文档编号:27542085
- 上传时间:2023-07-02
- 格式:DOCX
- 页数:29
- 大小:422.23KB
Multisim数电仿真半加器和全加器精编版.docx
《Multisim数电仿真半加器和全加器精编版.docx》由会员分享,可在线阅读,更多相关《Multisim数电仿真半加器和全加器精编版.docx(29页珍藏版)》请在冰豆网上搜索。
Multisim数电仿真半加器和全加器精编版
实验3.5半加器和全加器
一、实验目的:
1.学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。
2.学会用逻辑分析仪观察全加器波形:
3.分析二进制数的运算规律。
4.掌握组合电路的分析和设计方法。
5.验证全加器的逻辑功能。
二、实验准备:
组合电路的分析方法是根据所给的逻辑电路,写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表),从而评定该电路的逻辑功能的方法。
一般是首先对给定的逻辑电路,按逻辑门的连接方法,逐一写出相应的逻辑表达式,然后写出输出函数表达式,这样写出的逻辑函数表达式可能不是最简的,所以还应该利用逻辑代数的公式或者卡诺图进行简化。
再根据逻辑函数表达式写出它的真值表,最后根据真值表分析出函数的逻辑功能。
例如:
要分析如图3.5.1所示电路的逻辑功能。
W
X
Y
&
&
&
&&&&&&
&&&
ABCD
图3.5.1
1.写输出函数Y的逻辑表达式:
W
AAB
ABB
..........................................3.5.1
X
WWCWCC
.........................................3.5.2
Y
XXD
XDD..........................................
3.5.3
1
2.进行化简:
W
AABABBAB
AB....................................................
3.5.4
X
WC
WCABC
ABC
ABCABC
....................5.5
..3.
Y
XD
XD
ABCD
ABCDABCD
ABCD
ABCD
ABCD
ABCD
ABCD...........................
...3.5.6
3.列真值表:
表3.5.1:
A
B
C
D
Y
0
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
0
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
4.功能说明:
逻辑图是一个检奇电路。
输入变量的取值中,有奇数个1则有输出,否则无输出。
组合电路的设计目的就是根据实际的逻辑问题,通过写出它的真值表和逻辑函数表达式,最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。
例如:
设计半加器逻辑电路。
1.进行逻辑抽象:
如果不考虑的来自低位的进位将两个1位二进制数相加,称为半加。
设A、B是两个加数,S是它们的和,Ci是向高位的进位。
则根据二进制数相加的规律,可以写出它们的真值表如表3.5.2所示。
2
表3.5.2:
输
入
输
出
A
B
S
Ci
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
2.写出逻辑函数式:
SABABAB................................................3.5.7
CiAB
3.选定器件的类型:
可选异或门来实现半加和;可选两片与非门(或一片与门)实现向高位的进位。
如图3.5.2所示。
AS
=1
B
Ci
&
&
图3.5.2
三、计算机仿真实验内容:
1.测试用异或门、与门组成的半加器的逻辑功能:
(1).按照图3.5.3所示,从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中调出所需元件:
其中,异或门74LS86N从“TTL”库中调出;与门4081BD_5V从“CMOS”库中调出。
指示灯从电子仿真软件Multisim7基本界面左侧右列虚拟元件库中调出,X1选红灯;X2选蓝灯。
3
图3.5.3
(2).打开仿真开关,根据表3.5.3改变输入数据进行实验,并将结果填入表
内。
表3.5.3:
输入输出
ABSCi
00
11
20
11
2.测试全加器的逻辑功能:
(1).从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中
“CMOS”库中调出或门4071BD_5V、与门4081BD_5V;从“TTL”库中调出异或门74LS86D,组成仿真电路如图3.5.4所示。
图3.5.4
4
(2).打开仿真开关,根据表3.5.4输入情况实验,并将结果填入表内。
表3.5.4:
输
入
输
出
A
B
Ci1
S
Ci
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
3.用逻辑分析仪观察全加器波形:
(1).先关闭仿真开关,在图3.5.4中删除除集成电路以外的其它元件。
(2).点击电仿真软件Multisim7基本界面右侧虚拟仪器工具条中的“WordGenerator”按钮,如图3.5.5(左图)所示,调出字信号发生器图标(右图)“XWG1”,将它放置在电子平台上。
图3.5.5
(3).再点击虚拟仪器工具条中的“LogicAnalyzer”按钮,如图3.5.6(左图)所示,调出逻辑分析仪图标(右图)“XLA1”,将它放置在电子平台上。
5
图3.5.6
(4).连好仿真电路如图3.5.7所示。
图3.5.7
(5).双击字信号发生器图标“XWG1”,将打开它的放大面板如图3.5.8所示。
它是一台能产生32位(路)同步逻辑信号的仪表。
按下放大面板的“Controls”栏的“Cycle”按钮,表示字信号发生器在设置好的初始值和终止值之间周而复始
地输出信号;单选“Display”栏下的“Hex”表示信号以十六进制显示;“Trigger”栏用于选择触发的方式;“Frequency”栏用于设置信号的频率。
6
图3.5.8
(6).按下“Controls”栏的“Set”按钮,将弹出对话框如图3.5.9所示。
单选“DisplayType”栏下的16进制“Hex”,再在设置缓冲区大小“BufferSize”输入“000B”即十六进制的“11”,如图中鼠标手指所示,然后点击对话框右上
角“Accept”回到放大面板。
图3.5.9
(7).点击放大面板右边8位字信号编辑区进行逐行编辑,从上至下在栏中输入十六进制的00000000~0000000A共11条8位字信号,编辑好的11条8位字信号如图3.5.10所示,最后关闭放大面板。
7
图3.5.10
(8).打开仿真开关,双击逻辑分析仪图标“XLA1”,将出现逻辑分析仪放大面板如图3.5.11所示。
将面板上“Clock”框下“Clock/Div”栏输入12,再点击面板左下角”Reverse按”钮使屏幕变白,稍等扫描片刻,然后关闭仿真开关。
将
逻辑分析仪面板屏幕下方的滚动条拉到最左边,见图中鼠标手指所示。
图3.5.11
8
(9).拉出屏幕上的读数指针可以观察到一位全加器各输入、
输出端波形,例
如:
图3.5.12中读数指针所在位置表示输入信号
A
=0、=1、
;
、。
B
Ci1
=1S=0Ci=1
(注:
屏幕左侧标有“9”的波形表示A;标有“10”的波形表示B;标有“8”的波形表示Ci1;标有“13”的波形表示S;标有“14”的波形表示Ci。
)
(10).按表3.5.5要求,用读数指针读出4个观察点的状态,并将它们的逻辑状态和逻辑分析波形填入表3.5.5中。
图3.5.12
表3.5.5:
测
1
2
3
4
点
状
波
状
波
状
波
状
波
变量
态
形
态
形
态
形
态
形
输
A
1
0
1
1
B
0
1
1
0
入
Ci1
0
0
0
1
输
S
出
Ci
9
四、实验室操作实验内容:
设计两个一位二进制数相加的全加器:
1.进行逻辑抽象分析:
考虑的来自低位的进位将两个1位二进制数相加,称为全加。
设A、B是两个加数,Ci1为来之低位的进位,S是它们的和,Ci是向高位的进位。
则根据二进制数相加的规律,可以写出它们的真值表。
2.写出全加器的S和Ci的逻辑表达表。
3.根据全加器的逻辑表达表画出电路图。
3.根据电路图选取集成电路,并在数字实验台上搭好实验电路。
4.在实验台上进行全加器实验,并填好表3.5.6。
表3.5.6:
输
入
输
出
A
B
Ci1
S
Ci
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
五、实验报告要求:
1.完成仿真实验中的表3.5.3~表3.5.5的填写。
2.总结设计全加器实验的分析、步骤和体会,写出完整的设计报告。
六、实验设备及材料:
1.仿真计算机及软件Multisim7。
2.THD-1型(或Dais-2B型)数电实验箱。
3.MF-10型万用表。
4.电子元件:
数字集成电路:
74LS86、CD4081、CD4071各一片。
10
5.附:
数字集成电路74LS86、CD4081、CD4071管脚排列图
Vcc
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
9
8
11
11
74LS86
1
2
3
4
5
6
7
1B
1A
1Y
2B
2A
2Y
GND
VDD
4B
4A
4Y
3Y
3B
3A
VDD
4B
4A
4Y
3Y
3B
3A
14
13
12
11
10
9
8
14
13
12
11
10
9
8
&&
&
&CD4081
1
1
1
1
CD4071
1
2
3
4
5
6
7
1
2
3
4
5
6
7
1A
1B
1Y
2Y
2A
2B
VSS
1A
1B
1Y
2Y
2A
2B
VSS
图3.5.13
11
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Multisim 仿真 半加器 全加器 精编