试验5组合逻辑电路的设计.docx
- 文档编号:27538977
- 上传时间:2023-07-02
- 格式:DOCX
- 页数:14
- 大小:196.84KB
试验5组合逻辑电路的设计.docx
《试验5组合逻辑电路的设计.docx》由会员分享,可在线阅读,更多相关《试验5组合逻辑电路的设计.docx(14页珍藏版)》请在冰豆网上搜索。
试验5组合逻辑电路的设计
实验5组合逻辑电路的设计
学生使用指导书
实验项目名称:
组合逻辑电路的设计
实验学时:
2
实验要求:
必做
实验类型:
设计型
大纲要求:
通过实验,掌握使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的一般方法;通过实验,验证设计正确性。
一、实验目的
掌握组合逻辑电路的设计与测试方法
二、实验原理
1、组合逻辑电路设计流程
使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图5.1所示。
图5.1组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量,并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。
最后,用实验来验证设计的正确性。
2、组合逻辑电路设计举例
要求:
使用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时,输出端才为“1”。
设计步骤:
根据题意列出真值表,如表5.1所示,再填入表决器卡诺图中,如表5.2所示。
表5.1表决器真值表
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Z
0
0
0
0
0
0
0
1
0
0
0
1
0
1
1
1
表5.2表决器卡诺图
DA
BC
00
01
11
10
00
01
1
11
1
1
1
10
1
由卡诺图化简,得出逻辑表达式,并演化成“与非”的形式如下:
Z=ABC+BCD+ACD+ABD
根据逻辑表达式画出用“与非门”构成的逻辑电路如图5.2所示。
图5.2表决电路逻辑图
线路连接如下:
实验线路选择2片74ls10(U1使用了全部的三个门,也可以每片使用2个门,避免连线拥塞);一片74LS20
A、B、C、D四个输入引脚连接4个开关量输出开关(K3~K0);输出接LED指示。
开关K3~K0的开关,观察L1指示灯的状态,记录实验数据。
输入
输出
K3
K2
K1
K0
Y1
0
0
0
0
0
0
0
1
……
1
1
1
1
实验验证逻辑功能:
按上图接线,输入端A、B、C、D接至逻辑开关输出插口,输出端Z接逻辑电平显示输入插口,按真值表(自拟)要求,逐次改变输入变量,测量相应的输出值,验证逻辑功能,与表5.2进行比较,验证所设计的逻辑电路是否符合要求。
三、实验仪器与器件
1、+5V直流电源2、逻辑电平开关
3、逻辑电平显示器4、直流数字电压表
5、实验芯片
序号
所需芯片名称
可替代型号
含义
数量
备注
1
74LS10
CD4023
三-3输入与非门
2
DIP14
2
74LS20
CC4012
二-4输入与非门
1
DIP14
3
74LS08
CC4081
四-2输入与门
1
DIP14
4
74LS32
CD4071
四-2输入或门
1
DIP14
5
74LS86
CC4030
四-2输入异或门
1
DIP14
6
74LS54
CC4085/CD4086
四路2-3-3-2输入与或非门
2
不能替换
7
74LS04
CD4069
6非门(六倒相器)
1
DIP14
四、预习要求
1、根据实验任务要求设计组合电路,并根据所给的标准器件画出逻辑图。
2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好?
3、“与或非”门中,当某一组与端不用时,应作如何处理?
五、实验内容及步骤
1、半加器设计
74LS86是一片四-2输入异或门;74LS08是一片2输入与门。
试用上述二芯片,设计一个半加器。
要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止。
(1)
(1)设计使用上述给定元件的全加器,逻辑表达式为(以下为举例)
(2)设计符合上述表达式的硬件原理图(以下为举例)
线路连接如下:
使用1片74LS86和一片74LS08。
输入接K1、K0,输出接L2和L1,连接好线路,接通电源,改变K1、K0开关状态,观察L2、L1显示,记录在表格中。
(3)设计验证表格,实验验证上述设计正确性
序号
输入
输出
Ai
Bi
Si
Ci
1
0
0
0
2
0
1
1
3
1
0
4
1
1
(4)写出设计与实验小结
实验数据和理论值一致。
上述设计正确。
2、设计一个一位全加器,要求用异或门(74LS86)、与门(74LS08)、或门(74LS32)组成。
(1)设计使用上述给定元件的全加器,逻辑表达式为:
(2)设计符合上述表达式的硬件原理图
(3)设计验证表格,实验验证上述设计正确性
(4)写出设计与实验小结
3、设计一位全加器,要求用与或非门(只提供2片74LS54和一片74LS04)实现。
要求:
做好预习,事先设计好线路,实验连线,并记录相关数据
下面是参考设计方案:
(1)按要求计算并化简
(2)设计好实验线路,按事先设计好的线路连线
如下是连线图
(3)波动K3~K1开关,记录L2和L指示灯的状态。
(4)得到结论,完成分析。
4设计一个对两个两位无符号的二进制数进行比较的电路;根据第一个数是否大于、等于、小于第二个数,使相应的三个输出端中的一个输出为“1”,要求用与门、与非门及或非门实现。
(选做)
设计思路:
(1)按要求构建真值表
数据1
数据2
输出
序号
A1
A0
B1
B0
大于
等于
小于
1
0
0
0
0
1
2
0
0
0
1
1
3
0
0
1
0
1
4
0
0
1
1
1
5
0
1
0
0
1
6
0
1
0
1
1
7
0
1
1
0
1
8
0
1
1
1
1
9
1
0
0
0
1
10
1
0
0
1
1
11
1
0
1
0
1
12
1
0
1
1
1
13
1
1
0
0
1
14
1
1
0
1
1
15
1
1
1
0
1
16
1
1
1
1
1
(2)卡诺图等方法化简,得到最简式。
大于:
GT=Ʃ(4,8,9,12,13,14)
需要:
A)一片74LS04(6路非门);
B)一片74LS10三输入与非门;
C)一片74LS32
等于:
EQ=Ʃ(0,5,10,15)=无化简
需要:
A)另加一片74LS04(6路非门);
B)2片74LS20四输入与非门
小于:
LT=Ʃ(1,2,3,6,7,11)
另加一片74LS10三输入与非门
(3)按最简式设计硬件连线
实验线路略:
实验芯片合计需求
3片74LS04(6路非门)
2片74LS20四输入与非门
2片74LS10三输入与非门
2片74LS32两输入或门
(4)实验数据验证
自己设计实验数据表格,并说明设计正确
六、原始数据
1、设计用与非门及用异或门、与门组成的半加器电路。
写出用与非门实现的半加器的逻辑表达式:
写出用异或门、与门组成的半加器的逻辑表达式:
2、设计一个一位全加器,要求用异或门、与门、或门组成。
写出该全加器的逻辑表达式:
3、设计一位全加器,要求用与或非门实现。
写出该全加器的逻辑表达式:
4、设计一个对两个两位无符号的二进制数进行比较的电路;写出该电路的逻辑表达式:
。
七、实验数据处理及思考题
1、列写实验任务的设计过程,画出设计的电路图。
(1)设计1
(2)设计2
A、真值表A、真值表
B、表达式(或卡诺图)B、表达式(或卡诺图)
C、电路逻辑图C、电路逻辑图
(3)设计3(4)设计4
A、真值表A、真值表
B、表达式(或卡诺图)B、表达式(或卡诺图)
C、电路逻辑图C、电路逻辑图
2、对所设计的电路进行实验测试,记录测试结果。
测试数据及过程(自己做表)
(1)设计1
(2)设计2
(3)设计3
(4)设计4
3、组合电路设计体会。
综合成绩:
任课教师签字:
日期:
年月日
附录:
芯片简介
1、CC4011(74LS00)
略,详见实验6附录
2、CC4012(74LS20)
双4输入与非门,与74LS20功能一致
(1)引脚
(2)逻辑表达式
Y=#(A•B•C•D)
3、CC4030(74LS86)
四异或门
(1)引脚图
(2)逻辑表
输入
输出
A
B
J
0
0
0
0
1
1
1
0
1
1
1
0
相异为1
4、CC4081(74LS08)
略,详见实验6附录
5、74LS54×2(CC4085)
4路2-2-2输入与或非门
(1)引脚图
6、CC4001(74LS02)
略,详见实验6附录
注:
四路2-3-3-2输入与或非门74LS54
引脚排列逻辑图
逻辑表达式
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 试验 组合 逻辑电路 设计