计算机科学与技术数字逻辑电路习题课2docx.docx
- 文档编号:27533198
- 上传时间:2023-07-02
- 格式:DOCX
- 页数:13
- 大小:242.41KB
计算机科学与技术数字逻辑电路习题课2docx.docx
《计算机科学与技术数字逻辑电路习题课2docx.docx》由会员分享,可在线阅读,更多相关《计算机科学与技术数字逻辑电路习题课2docx.docx(13页珍藏版)》请在冰豆网上搜索。
计算机科学与技术数字逻辑电路习题课2docx
1.F二A+B(C+D),其对偶式为(B)
A.AB+CD
B.A(B+CD)
C.A(B+CD)
D.AB+CD
2.函数F=AC+AB+BCf当变量的取值为下列哪些组合时,将出现冒险现象(C)
A.B=C=1
B.B二C=0
C.A=l,C=0
D.A=O,B=0
3.在4变量函数F(W;XK,Z)屮,和最小项W乂庁相邻的项是(B)
A.WXYZB.WXYZ
C.
若输入A2A}Aq=100时,输
WXYZD.WXYZ
4.74LS138是3线-8线译码器,译码输出为低电平有效,
出丫7人匕办人均丫必)为(B)
A.00010000
C.11110111D.00001000
5.为实现将D触发器转换为T触发器,题图中虚框内应是什么逻辑门(D)
A.或非门B.与非门
C.异或门D.同或门
6.施密特触发器常用于对脉冲波形的(C)
A.
B.计数与寄存
D.产牛电路
延时和定时
C.整形与变换
7.下列触发器中,没有约束条件的是(D)
A.基本RS触发器B.主从RS触发器A
C.同步RS触发器D.边沿D触发器b
8.已知逻辑变量A、B、F的波形如题图所示,则F与A、B
的逻辑关系是(C)F
B.
A.F=AB
C.F-AOB
F二A㊉B
D.F二A+B
9.八选一数据选择器74LS151组成的电路如题图所示,该电路实现的逻辑函数是Y二(D)
10.
B.ABC+ABC
A.ABC+ABC+ABC4-ABC
E
/74LS151
Dq2D%D3D4D5DhD7
111
|
1・…‘・
Y
A
B
11.下列逻辑电路中为时序逻辑电路的是(C)
B.加法器
D.数据选择器
B.只与内部状态有关
D.与外输入和内部状态无关
A.变量译码器
C.数码寄存器
12.米里型时序电路的输出(C)
A.只与当前外输入有关
C.与外输入和内部状态有关12•八路数据分配器,其地址输入端有多少个(C)
A.1B.2
C.3D.4
13.101键盘的编码器输出多少位二进制代码(C)
A.2B.6
C.7D.8
14.用二进制码表示指定离散电平的过程称为(D)
A.釆样B.量化
C.保持D.编码
15.4位移位寄存器,若4位数码全部移入寄存器中,需串行输入几个脉冲(C)
16.在何种输入情况下,“与非”运算的结果是逻辑0(D)
A.全部输入是0B.任一输入是0
C.仅一输入是0D.全部输入是1
17.指出下列各式屮哪个是四变量A、B、C、D的最小项(C)
A.ABC
C.ABCD
B.A+B+C+D
D.A+B+D
18.已知某电路的真值表如下,该电路的逻辑表达式为(C)
B.y=ABC
C.r=AB+CD.Y=BC+C
ABC
Y
ABC
Y
000
0
100
0
001
1
101
1
010
0
110
1
011
1
111
1
19.在下列各种电路屮,属于组合电路的有(A)
A.编码器B.触发器
C.寄存器D.计数器
20.RS触发器当R=S=0时,Qn+1=(C)
B.1
A.0
D.
C.Q"
Qn
21.一个具有N个地址端的数据选择器的功能是(C)
A.川选1B.2N选1
C.2“选1D.(2“-1)选1
22.四选一数据选择器的输出表达式F=Z)0(AA))+^i(4A))+A(A4))+D3(AA))
若用该数据选择器实现F二入,则Do〜D3的取值为(A)
C.D()=D[=D?
=D3=1D.D()=D]=D2=1,D3=0
23.引起组合逻辑.电路中竞争与冒险的原因是(C)〜
A.逻辑关系错B.干扰信号
C.电路延时D.电源不稳定
24.构造一个模10的同步计数器,需要多少个触发器(B)
A.3个B.4个
C.5个D.10个
25.若在编码器屮有50个编码对象,则要求输出二进制代码位数为多少位(B)
A.5B.6
C.10D.50
26•—个8选一数据选择器的数据输入端有多少个(D)
A.1B.2
C.3D.8
27.—位8421BCD码计数器至少需要多少个触发器(B)
A.3B.4
C.5D.10
28•某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中
的数左移8位,完成该操作需要的时间是(B)
A.10uSB.80uS
C.lOOuSD.800ms
29.将一个时间上连续变化的模拟量转换为时间上断续(离散)的模拟量的过程称为(A)
A.采样B.量化
C.保持D.编码30•逻辑函数Y=A㊉(A㊉B)二(A)
A.BB.A
1.JK触发器的输入端JK的哪些组合能使JK触发器按Qn+]=01作
(B)(C)(D)
C.J二Q,K二1
2.以下电路中,哪些能够通过加以适当辅助门电路,实现单输出组合
(A)(B)
C.数值比较器
逻辑电路
A.二进制译码器B.数据选择
D.七段显示译码器E.编码器3.JK端哪些输入组合,能使JK触发器实现特性方程Qn+i=AQn+AB
(A)
(B)
5.555定时器的组成部件有(A)(B)(C)(D)
A.电阻分压器
D.电压比较器
B.基本RS触发器C.反相器
E.定时器
6.欲使JK触发器按工作,可使JK触发器的输入端设置成哪
D.J=Q,K=1E.J=l,K=Q
7.下列表达式中不存在竞争冒险的有(
&用三线-八线译码器74LS138和辅助门电路实现逻辑函数丫=人2+石石,可通过下面哪些方式(A)(B)
10.以下关于TTL逻辑门和CMOS逻辑门描述正确的是(A)(0(0)(E)
A.TTL不用的输入端可以悬空B.CMOS不用的输入端可以悬空
C.TTL输出的低电平约为0.3VD.CMOS输出的低电平约为0.IV
E.CMOS的功耗优于TTL
1.(3AD.8)16=()io-()8
2.CMOS的最基本的逻辑单元是由和按照互补对称形式连接起
來构成的。
3.逐次比较型A/D转换器完成一次转换所需时间与和有关,位
数愈少,时钟频率越高,转换所需时间越短。
4.基本RS触发器,由与非门构成的,则约束条件为;由或非门构成的约束
条件为o
5.二值逻辑中,变量的取值不表示,而是指。
6.开关的开通时间匕是指开关由状态转换到状态所需的时间。
7.描述时序电路的逻辑表达式包括驱动方程、和o
&TTL反相器输入接电阻RJ2.5KQ时,输出电压知为,通常把2・5kQ电
阻称为o
9.数字电路按照是否有记忆功能通常可分为两类:
、o
10.由四位移位寄存器构成的顺序脉冲发生器可产生—个顺序脉冲。
11•时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序
电路。
13.逻辑代数又称为代数。
最基本的逻辑关系有、、三种。
14.T触发器的特征方程为,JK触发器的特征方程为o
15.二进制码11011110表示的十进制数为,相应的8421BCD码为。
16.逐次逼近型ADC的数码位数越多,转换结果越,但转换吋间越o
17.门的输入端个数称为门的数,门电路带同类门数量的多少称为门的数。
2.逻辑幣数丫=AB+AB+BC+BC已是最简与或表达式
3.单稳态触发器的暂稳态时间用如表示,如与RC成正比。
()
4.用数据选择器可实现时序逻辑电路。
()
5.D/A转换器的位数越多,转换精度越高。
()
6.TTL0CH(集电极开路门)的输出端可以直接相连,实现线与。
()
7.若两个函数具有相同的真值表,则两个逻辑函数必然相等。
()
8.施密特触发器可用于将三角波变换成正弦波。
()
9.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路。
()
10.即使电源关闭,移位寄存器中的内容也可以保持下去。
()
1.用代数法将下面的函数化为最简与或式:
片(A,B,C,D)=A+P+CD+ADB
2.用卡诺图法将下列函数化简为最简与或式:
F2(A,5C,D)=工加(0,1,5,6,&9,13)+工d(2,4,l0)
3.用代数法将下面的函数化为最简与或式:
耳(A,B,C,D,E)二ABCD+ABCD+BCD+BCD+BCD+BCD+BCDE
4.用卡诺图法将下列函数化简为最简与或式:
F2(A,B,C,D)=工加(2,3,6,7,8,9,10,11,13,14,15)
1•分析图示由两个与非门组成的基本RS触发器,列出状态转换真值表,写出特征方程和约束条件。
2•试分析图示逻辑电路,写出逻辑表达式并化简,列出真值表。
3.分析图示由3线-8线译码器74LS138构成的电路,写出输岀S,和C,的逻辑函数表达式,画出真值表,说明其逻辑功能。
4.分析图示由边沿JK触发器组成的时序逻辑电路,写出电路的驱动方程、状态方程,画出状态转换图。
CP
5.分析图示两个或非门组成的基本触发器,写出状态转换真值表、特征方程和约朿条件。
6.分析图示电路的逻辑功能,要求写出驱动方程、状态方程、状态转换图。
7.试设计一个检测电路。
该电路的输入是一位8421BCD码。
当输入的8421BCD码所对应的十进制数符能被5整除时,输出为1,否则输出为0。
用与非门实现之。
8.用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1,输入为其它状态时输出为0。
要求:
(1)列出真值表;
(2)写出逻辑函数,并化简(要求用与非门实现)。
9.用同步十六进制计数器74161设计一个49进制的计数器。
要求:
(1)用同步置数法构成,允许附加必要的门电路,但原有的电路不能改动,将设计画于题40图上。
(2)简要写出设计过程。
CP
10.试用JK触发器,完成图示的状态转换的同步时序逻辑电路(不画逻辑图)。
要求:
(1)列出次态卡诺图;
(2)写出状态方程;(3)写出驱动方程。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机科学 技术 数字 逻辑电路 习题 docx