数电实验报告.docx
- 文档编号:27521749
- 上传时间:2023-07-02
- 格式:DOCX
- 页数:21
- 大小:985.18KB
数电实验报告.docx
《数电实验报告.docx》由会员分享,可在线阅读,更多相关《数电实验报告.docx(21页珍藏版)》请在冰豆网上搜索。
数电实验报告
数电实验报告
班级:
通信1108班
姓名:
门君毅
学号:
11231117
目录
中频自动增益数字电路研究4
一、实验前准备4
1.加法电路、减法电路、乘法电路、除法电路。
4
2.A/D转换电路、D/A转换电路、控制电路和数字信号补偿电路。
4
3.克服竞争冒险现象、失真现象的技术。
4
4.自动增益数字控制:
4
二、实验目的4
1.掌握中频自动增益数字电路设计,提高系统地构思问题和解决问题的能力。
4
2.通过自动增益数字电路实验,系统地归纳用加法器、A/D和D/A转换电路设计加法、减法、乘法、除法和数字控制模块电路技术。
4
3.培养通过现象分析电路结构特点,进而改善电路的能力。
4
三、设计任务及要求5
1.用加法器实现2位乘法电路。
(说明加法器实现2位乘法电路原理);5
2.用4位加法器实现可控累加(加/减,-9到9,加数步长为3)电路。
5
3.用4位移位寄存器实现可控乘/除法(2到8,乘数步长为2n)电路。
5
4.发挥部分5
四、设计方案及论证5
1.乘法电路5
2.可控加减电路6
3.可控乘除8
4.发挥部分10
五、制作及调试过程15
1.乘法电路15
2.可控加减16
3.可控乘除16
4.发挥部分16
六、系统测试17
1.乘法电路17
2.可控加减18
3.可控乘除18
4.发挥部分19
七、总结20
八、参考文献20
中频自动增益数字电路研究
一、实验前准备
1.加法电路、减法电路、乘法电路、除法电路。
2.A/D转换电路、D/A转换电路、控制电路和数字信号补偿电路。
3.克服竞争冒险现象、失真现象的技术。
4.自动增益数字控制:
自动增益数字控制电路是一种在输入信号变化很大的情况下,输出信号保持恒定或在较小的范围内波动的电路。
在通信设备中,特别是在通信接收设备中起着重要的作用。
它能够保证接收机在接收弱信号时增益高,在接收强信号时增益低,使输出保持适当的电平,不至于因为输入信号太小而无法正常工作,也不至于因为输入信号过大而使接收机发生堵塞或饱和。
二、实验目的
5.掌握中频自动增益数字电路设计,提高系统地构思问题和解决问题的能力。
6.通过自动增益数字电路实验,系统地归纳用加法器、A/D和D/A转换电路设计加法、减法、乘法、除法和数字控制模块电路技术。
7.培养通过现象分析电路结构特点,进而改善电路的能力。
三、设计任务及要求
8.用加法器实现2位乘法电路。
(说明加法器实现2位乘法电路原理);
9.用4位加法器实现可控累加(加/减,-9到9,加数步长为3)电路。
10.用4位移位寄存器实现可控乘/除法(2到8,乘数步长为2n)电路。
11.发挥部分
(1)用D/AC0832实现8k~10k模拟信号和8位数字信号输入,模拟信号输出的可控乘/除法电路。
(2)设计一个电路,输入信号50mV到5V峰峰值,1KHZ~10KHZ的正弦波信号,输出信号为3到4V的同频率,不失真的正弦波信号。
精度为8位,负载500Ω。
(3)发挥部分
(2)中,若输出成为直流,电路如何更改。
实验研究与思考
(1)D/AC0832工作方式有哪些?
(2)引入竞争与冒险现象,探究其产生原因。
。
(3)测量输出信号失真方法有哪些?
(4)估算或测量发挥部分
(2)输入到输出的时间?
(5)A/D和D/A转换电路的参考电压和输出最大电压有什么关系?
(6)当输出成为一条直线时,能否达到自动增益控制的目的?
(7)输出负载改为8Ω,应如何修改电路?
四、设计方案及论证
12.乘法电路
(1)分析:
如图1-1
图1-1乘法电路原理分析
(2)设计方案
由上述分析,可设计电路如下图2-2
13.可控加减电路
(1)分析:
a.累加器可有一加法器和一存储器构成,具体如图2-1
图2-1累加器电路图
其输出端反馈到输入端与一数相加,实现累加,即c=c+a;
b.减法的实现,A-B=A+(-B)=(A+(-B))补=A补+(-B)反+1,反码可由异或门实现;
(2)经分析,模块实现框图如下图2-2
图2-2流程框图
(3)由上分析,具体设计方案如下(图2-2,图2-3)
图2-3可控加减方案1
方案1原理解析:
位移1用以产生9,3,6周期序列并作为加数或者减数即步长;
加1加2和存储器1用于八位二进制累加,结果为两位十六进制显示;
异或1用于控制加减。
图2-4可控加减方案2
方案2原理解析:
加1和储存器1组成一计数器,用以产生0,1,2,3并作为加数或者减数即步长;
异或2和与1将上述产生的0,1,2,3转化成0,3,6,9实验要求的步长;
加2和存储器2实现累加或累减(当加数取补码时);
异或1实现对0,1,2,3求补,用于减法;
加3是将存储器2的输出数据0,1,2,3乘以3(实验1中的乘法器原理),得到0,3,6,9输出
(4)方案比较
方案1原理清晰,实现简单,为两位输出0到99;
方案2实现稍微繁琐,为一位有符号输出;
由于当时器材限制,没有20管脚插座和8位存储器且不想出现乱码,故采用方案2;
14.可控乘除
(1)分析
移位寄存器可实现步长是以2为底的幂的乘除法运算,右移时为除,左移时为乘;步长不同的关键就是控制加给移位寄存器的脉冲数。
(2)经分析,各模块实现框图如图3-1
图3-1可控乘除模块实现框图
(3)由上分析,具体设计方案如下(图3-2,图3-3)
图3-2可控乘除方案1
方案1原理解析:
存储器(U1)负责产生步长序列2,4,8;并让步长控制8选1去选择不同的对应脉冲数1,2,3;这些脉冲数进而去控制下面的两个移位寄存器实现不同步长的乘除;存储器273负责选择最终移位后的数据,并输出。
图3-3可控乘除方案2
方案2原理解析:
存储器2做成扭环形,产生周期周期序列(0,8,12,14),经过转化变成步长1,2,4,8;
存储器2的输出原端和非端经与1转化成对应步长1,2,4,8;
加1和存储器1其实构成一累加器,其作用是产生于步长对应的脉冲数。
例如:
当步长是8时,实则需要产生3个脉冲提供给位移1,当3个脉冲产生后,需要屏蔽累加器的脉冲(激发累加器累加的脉冲,即存储器1的9端口),当技术控件作用后才取消屏蔽,继续产生下3个脉冲;
或1和与2用于屏蔽激发累加器的脉冲;例如:
步长为8时,累加步长为1,存储器1输出0-1-2-3-4-5;其对应的低位变化为0-1-0-1-0-1,即低位产生了3个脉冲,而此时让5(0101)通过逻辑转化(DBCA)产生1,和激发累加器的脉冲相或,就可屏蔽脉冲;
位移1用于移位,实现乘除,乘除的步长由存储器1给的脉冲控制;
(4)方案比较
两个电路图原理基本相同,复杂程度方案1相对方案2较复杂,故采用方案2。
15.发挥部分
(1)分析
ADC0809外部特性(引脚功能):
ADC0809芯片有28条引脚,采用双列直插式封装,如图4-1所示。
下面说明各引脚功能。
*IN0~IN7:
8路模拟量输入端。
2-1~2-8:
8位数字量输出端。
*ADDA、ADDB、ADDC:
3位地址输入线,用于选通8路模拟输入中的一路
*ALE:
地址锁存允许信号,输入,高电平有效。
*START:
A/D转换启动脉冲输入端,输入一个正脉冲(至少100ns宽)使其启动(脉冲上升沿使0809复位,下降沿启动A/D转换)。
*EOC:
A/D转换结束信号,输出,当A/D转换结束时,此端输出一个高电平(转换期间一直为低电平)。
*OE:
数据输出允许信号,输入,高电平有效。
当A/D转换结束时,此端输入一个高电平,才能打开输出三态门,输出数字量。
*CLK:
时钟脉冲输入端。
要求时钟频率不高于640KHZ。
*REF(+)、REF(-):
基准电压。
Vcc:
电源,单一+5V。
GND:
地。
图4-1ADC0809芯片引脚图
ADC0809工作过程:
首先输入3位地址,并使ALE=1,将地址存入地址锁存器中。
此地址经译码选通8路模拟输入之一到比较器。
START上升沿将逐次逼近寄存器复位。
下降沿启动A/D转换,之后EOC输出信号变低,指示转换正在进行。
直到A/D转换完成,EOC变为高电平,指示A/D转换结束,结果数据已存入锁存器,这个信号可用作中断申请。
当OE输入高电平时,输出三态门打开,转换结果的数字量输出到数据总线上。
转换数据的传送A/D转换后得到的数据应及时传送给单片机进行处理。
数据传送的关键问题是如何确认A/D转换的完成,因为只有确认完成后,才能进行传送。
为此可采用下述三种方式。
(1)定时传送方式:
对于一种A/D转换器来说,转换时间作为一项技术指标是已知的和固定的。
例如ADC0809转换时间为128μs,相当于6MHz的MCS-51单片机共64个机器周期。
可据此设计一个延时子程序,A/D转换启动后即调用此子程序,延迟时间一到,转换肯定已经完成了,接着就可进行数据传送。
(2)查询方式:
A/D转换芯片有表明转换完成的状态信号,例如ADC0809的EOC端。
因此可以用查询方式,测试EOC的状态,即可确认转换是否完成,并接着进行数据传送。
DAC0832结构
DAC0832芯片有20条引脚,采用双列直插式封装,如图4-2所示。
下面说明各引脚功能。
*D0~D7:
8位数据输入线,TTL电平,有效时间应大于90ns(否则锁存器的数据会出错);
*ILE:
数据锁存允许控制信号输入线,高电平有效;
*CS:
片选信号输入线(选通数据锁存器),低电平有效;
*WR1:
数据锁存器写选通输入线,负脉冲(脉宽应大于500ns)有效。
由ILE、CS、WR1的逻辑组合产生LE1,当LE1为高电平时,数据锁存器状态随输入数据线变换,LE1的负跳变时将输入数据锁存;
*XFER:
数据传输控制信号输入线,低电平有效,负脉冲(脉宽应大于500ns)有效;
*WR2:
DAC寄存器选通输入线,负脉冲(脉宽应大于500ns)有效。
由WR2、XFER的逻辑组合产生LE2,当LE2为高电平时,DAC寄存器的输出随寄存器的输入而变化,LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
*IOUT1:
电流输出端1,其值随DAC寄存器的内容线性变化;
*IOUT2:
电流输出端2,其值与IOUT1值之和为一常数;
*Rfb:
反馈信号输入线,改变Rfb端外接电阻值可调整转换满量程精度;
*Vcc:
电源输入端,Vcc的范围为+5V~+15V;
*VREF:
基准电压输入线,VREF的范围为-10V~+10V;
*AGND:
模拟信号地;
*DGND:
数字信号地。
DAC0832工作方式:
根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式,DAC0832有三种工作方式:
直通方式、单缓冲方式和双缓冲方式。
图4-2DAC0832芯片引脚图
(2)基于以上分析,可设计如下电路图
a.数字信号输入,模拟信号输出的可控乘电路(图4-3)
图4-3可控乘电路
可控乘电路原理解析
由分析知,其输出输入关系为:
b.数字信号输入,模拟信号输出的可控除电路(图4-4)
图4-4可控除电路
同理可知,可控除法电路的输入输出关系为
c.自动增益电路图如图4-5
图4-5自动增益电路
自动增益电路原理解析:
图4-5中的8位ADC0809连接电路,输出的8位数字量和输入模拟信号ui成正比。
输入模拟信号越大,输出数字量越大。
ADC0809输出数字量接在DAC0832的低8位数据输入端。
集成DAC0832与运算放大器接成反相比例放大器。
输入电压信号ui接至RFB,内部的反馈电阻R成为放大器的输入电阻。
输出电压信号uO接至UREF,数字量控制的倒T电阻网络为反相比例放大器的反馈电阻。
倒T电阻网络的等效电阻值受输入数字量的控制。
即输入电阻不变,电阻网路的等效电阻变化,其反相比例放大器的增益也随之变化。
根据运算放大器工作在负反馈的线性工作状态,可以求出
其增益为:
从上式可以看出,输入倒T网络的数字量越大,增益越小。
综合两部分电路,可知输入模拟电压越大,输出数字量越大,增益越小。
反之,输入模拟电压越小,输出数字量越小,增益越大。
以保证输出电压在一定的范围内,达到增益可调的设计指标。
五、制作及调试过程
16.乘法电路
(1)制作及调试
a.分析题目,弄清设计要求及各个模块实现功能;
b.组合各模块,设计最终电路图,并进行仿真调试;
c.实验室连线,对仿真电路图进行实际验证;
d.购买器件,焊板子;
e.对板子进行检测和调试。
(2)遇到问题及解决方案
在由仿真到实验室连线时,发现实验室连线结果总比仿真的理论结果大1,后经检验发现,74LS283的CO端未接地。
17.可控加减
(1)制作及调试
a.分析题目,弄清设计要求及各个模块实现功能;
b.组合各模块,设计最终电路图,并进行仿真调试;
c.实验室连线,对仿真电路图进行实际验证;
d.购买器件,焊板子;
e.对板子进行检测和调试。
(2)遇到问题及解决方案
在由仿真到实验室连线时,发现实验室连线时数码管的符号位不正确,后经检验发现,仿真中数码管悬空时为低电平,而在实验中却为高电平。
18.可控乘除
(1)制作及调试
a.分析题目,弄清设计要求及各个模块实现功能;
b.组合各模块,设计最终电路图,并进行仿真调试;
c.实验室连线,对仿真电路图进行实际验证;
d.购买器件,焊板子;
e.对板子进行检测和调试。
(2)遇到问题及解决方案
发现实验室连线时,由于线路相对前面的实验较为复杂,故而连错线或则漏连线的可能性较大,连线时应加倍小心。
其余的没什么大问题。
19.发挥部分
(1)制作及调试
a.分析题目,弄清设计要求及各个模块实现功能;
b.组合各模块,设计最终电路图,并进行仿真调试;
c.实验室连线,对仿真电路图进行实际验证;
d.购买器件,焊板子;
e.对板子进行检测和调试。
六、系统测试
20.乘法电路
(1)测试方案
如表1-1,A1A0,B1B0分别为两个二位乘数,DCBA为输出四位,可接数码管;
具体测试可按下表(表1-1)
A1
A0
B1
B0
D
C
B
A
0
1
0
1
0
0
0
1
1
0
0
1
0
0
1
0
1
1
0
1
0
0
1
1
1
0
1
0
0
1
0
0
1
1
1
0
0
1
1
0
1
1
1
1
1
0
0
1
表1-1乘法电路调试表
(2)测试结果数据如表1-2
A1
A0
B1
B0
显示
0
1
0
1
1
1
0
0
1
2
1
1
0
1
3
1
0
1
0
4
1
1
1
0
6
1
1
1
1
9
表1-2乘法电路测试结果数据表格
(3)结论
测试结果与理论相符,电路图可行。
21.可控加减
(1)测试方案
可控加减的具体调试可按下表(表2-1)
步长
加减
结果
3
0
-9,-6,-3,0,3,6,9
3
1
9,6,3,0,-3,-6,-9
6
0
-9,-3,3,9
6
1
9,3,-3,-9
9
0
-9,0,9
9
1
9,0,-9
表2-1加减电路调试表
(2)加减电路测试结果数据如上表2-1.
(3)结论
测试结果与理论相符,电路图可行。
22.可控乘除
(1)测试方案
可控乘除的具体调试可按下表(表3-1)
步长
乘除
结果(十六进制)
2
乘
01,02,04,08,10,20,40,00
2
除
40,20,10,08,04,02,01,00
4
乘
01,04,10,40,00
4
除
40,10,04,01,00
8
乘
01,08,40,00
8
除
40,08,01,00
表3-1乘除电路调试表
(2)乘除电路测试结果数据如上表3-1.
(3)结论
测试结果与理论相符,电路图可行。
23.发挥部分
(1)测试方案
可控乘电路的具体调试可按下表(表4-1)
数字量(H)
00
01
02
04
08
10
20
40
80
FF
增益
0
1
2
4
8
16
32
64
128
255
表4-1可控乘电路电路调试表
可控除电路的具体调试可按下表(表4-2)
数字量(H)
01
02
04
08
10
20
40
80
FF
增益倒数
1
2
4
8
16
32
64
128
255
表4-2可控除电路调试表
自动增益电路的具体调试可按下表(表4-3)
输入电压与参考电压(5V)之比
1
2
4
8
16
32
64
128
256
增益
1
2
4
8
16
32
64
128
255
表4-3自动增益电路调试表
(2)测试结果
数字输入模拟输出可控乘除电路测试结果数据如上表4-1和表4-2.
自动增益电路的测试结果与表4-3出入较大。
(3)结论
数字输入模拟输出可控乘除的测试结果与理论相符,电路图可行。
自动增益的测试结果与理论不符,需从新设计方案。
七、总结
本次数电实验,我做了大量的工作,具体有设计电路图,实验室连线,选购器材,焊板子,以及测试结果等。
在整个过程中,发现了不少问题,在解决问题的同时不仅有对做知识的巩固和消化,也有对学习中漏洞的改正。
总的来说这门课程让我学到了很多。
数电实验提高了我的系统分析能力。
让我明白做事不仅要注意细节,还不能忽视全局!
设计电路或者在以后搞设计,都要考虑条件的限制,要有能在一定的限制条件下克服种种困难,最终完成任务,发明创新的能力。
在接下来的学习和事件过程中,我将要做到:
1、扎实的功底,扎实的功底是兴趣的来源也是学习取得动力,如果书本上的只是都学不好将难以取得更大的进步。
2、多阅读课外文献,好的知识,不仅来自于书本,更来自于思想,要充分借鉴别人的思想,不能固步自封。
3、做什么都要踏踏实实,认认真真,不可投机取巧,偷工减料!
4、要敢于创新,善于创新,并不断创新。
别人的东西可以借鉴,但决不可全盘盲目接收,对待科学要时刻怀着一颗怀疑的心!
要敢于质疑权威!
!
总的来说,本次数电实验课程让我收获很多。
我会在今后的学习中更加努力。
八、参考文献
[1]侯建军.数字电子技术基础[M].高等教育出版社,2007,12
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)