精品基于SAA7113的图像灰度信息采集系统通信工程毕业论文设计.docx

精品基于SAA7113的图像灰度信息采集系统通信工程毕业论文设计.docx

《精品基于SAA7113的图像灰度信息采集系统通信工程毕业论文设计.docx》由会员分享，可在线阅读，更多相关《精品基于SAA7113的图像灰度信息采集系统通信工程毕业论文设计.docx（38页珍藏版）》请在冰豆网上搜索。

精品基于SAA7113的图像灰度信息采集系统通信工程毕业论文设计

本科生毕业论文（设计）

题目：

基于SAA7113的图像灰度信息采集系统

学院电子信息工程学院

学科门类工学

专业通信工程

姓名邓学群

指导教师田晓燕

2009年05月15日

基于SAA7113的图像灰度信息采集系统

摘要

针对目前视频图像采集数据量大时，处理速度慢，执行效率低的问题。

本论文提出了基于SAA7113的图像灰度信息采集系统。

本系统由FPGA作为图像采集的主要控制部分，完成图像的预处理。

FPGA由于其在完成复杂逻辑运算时的优异表现，成为系统控制芯片的首选。

SAA7113则作为视频转换芯片，它把采集到的模拟转换成数字信号提供给后级处理芯片，是此系统必不可少的一部分。

本文主要阐述了图像采集系统的总体构成，详细讨论了FPGA内部逻辑的设计，介绍了SAA7113图像编码芯片在图像处理系统中的应用。

FPGA内部逻辑设计是本文的重点和核心。

在对SAA7113初始化时，要通过I2C进行初始化，因此详细介绍了I2C总线，并在FPGA内部模拟I2C总线控制器。

通过实际的运行，证明了该设计实现简单，运行良好，基本可以满足图像采集的要求。

关键词：

图像采集；可编程逻辑器件；I2C；VHDL

ABSTRACT

Videoimageacquisitionforthecurrentlargevolumeofdata,theprocessingspeedslow,theproblemoflowefficiency,ThispaperpresentstheSAA7113-basedimageacquisitionsysteminformation.ThesystemastheimageacquisitionbytheFPGAtocontrolthemainpartofthepre-treatmentimage.FPGAasaresultofitscomplexlogicoperationsatthetimeofperformance,becomingthefirstchoiceforsystemcontrolchips.SAA7113chipasvideoconversion,itcollectedintotheanalogtodigitalsignalprocessingchipsaftertheclassisanessentialpartofthissystem.

FPGAinthesystemasthemainimagecollectioncontrolpartandcompleteimageacquisition.Becasueoftheoutstandingperformanceincomplexlogicoperation,FPGAbecomhingthepeferredsystemcontolchip.thispaperdescribedtheoverallimageacquisitionsystemconsistsdetaileddiscussedtheFPGA’sinternallogicdesignintorducedtheSAA7113imagedecodingchipsapplicationgsinimageprocessingststem.theFPGA’sinternallogicdesignisthefocusandcoreinthispaper.duringtheinitializationoftheSAA7113,itwillusetheI2C.soitdescribedthedetailofI2Cbus,andsimulationI2CbuscontrollerwithintheFPGA.

Throughtheactualoperation,itprovedthatthedesignangimplementationissimple,betteroperationandcanmeettherequirementsofthereal-timeimageacquisition.

Keywords:

imageacquisitionFPGAI2CVHDL

一引言1

1.1图像采集系统的发展1

1.2图像采集系统的应用1

1.3本论文主要工作2

二开发工具简介3

2.1FPGA的开发流程及使用的工具[5-9]3

2.1.1FPGA的开发流程3

2.1.2FPGA开发工具4

2.2SignalTap简介及使用流程4

三视频编码芯片部分设计5

3.1视频芯片介绍5

3.1.1SAA7113基本原理5

3.1.2SAA7113主要功能及特点6

3.1.3SAA7113内部结构图6

3.1.4SAA7113工作流程7

3.2I2C总线介绍8

3.2.1I2C总线的工作原理8

3.2.2I2C总线的通信时序8

3.3本章总结9

四　视频图像采集模块设计10

4.1采集模块实现框图10

4.2视频采集芯片SAA7113初始化10

4.2.1SAA7113的寄存器的介绍10

4.2.2SAA7113初始化及数据采集模块14

4.3本章总结22

五全文工作总结及未来展望23

5.1本文工作总结23

5.2未来展望23

谢辞24

参考文献25

一引言

1.1图像采集系统的发展

早在本世纪20年代，人们利用巴特蓝（bartlane）电缆图片传输系统，经过大西洋传送了第一幅数字图像。

随后人们始终对图像处理技术和它的各种应用怀有浓厚的兴趣，并对提高图像质量的技术进行了探索，这种努力一直持续到40年后。

1964年，美国喷射推进实验室（JPL）进行太空探测工作，他们对航天探测器徘徊者7号在1964年发回的几千张月球照片，使用图像处理技术，如几何校正、灰度变换、去除噪声等方法进行处理，并考虑了太阳位置和月球环境的影响，由计算机成功地绘制出月球表面地图，获得了巨大成功。

在以后的宇航空间技术中，如对火星、土星等星球的探测研究中，数字图像处理技术都发挥了巨大的作用。

到了70年代，图像处理技术在空间遥感领域中的应用研究所取得的巨大成就，引起了世界各国的广泛关注。

数字图像处理取得的另一个巨大成就是在医学上获得的成果。

1972年英国EMI公司工程师Housfield发明了用于头颅诊断的X射线计算机断层摄影装置，简称CT（ComputerTomograph）。

CT的基本方法是根据人的头部截面的投影，经计算机处理来重建截面图像，称为图像重建。

1975年EMI公司又成功研制出全身用的CT装置，获得了人体各个部位鲜明清晰的断层图像。

1979年，这项无损伤诊断技术获得了诺贝尔奖，说明它对人类做出了划时代的贡献。

从20世纪70年代中期开始，随着计算机技术和人工智能、思维科学研究的迅速发展，数字图像处理向更高、更深层次发展。

很多国家，特别是发达国家投入更多的人力、物力研究计算机视觉（图像理解）领域，取得了不少重要的研究成果。

其中代表性的成果是20世纪70年代末MIT的Marr提出的视觉计算理论，这个理论成为计算机视觉领域其后十多年的主导思想。

这里特别要指出，从20世纪90年代以来，计算智能信息处理技术获得了飞速的发展，它在数字图像处理和计算机视觉领域中获得了越来越广泛的应用，取得了许多引人注目的突破性成果。

这些成果不仅推动了计算智能信息处理技术的进一步发展，而且给数字图像处理和计算机视觉开辟了不少新的研究领域。

1.2图像采集系统的应用

图像信息是人类获取的最重要的信息之一，图像采集在数字图像处理、图像识别等领域应用十分广泛。

可以从以下几个方面来体现：

（1）在通信领域的应用。

当前通信的主要发展方向是声音、文字、图像和数据相结合的多媒体通信，其中以视频图像通信最为复杂和困难，因为其数据量十分巨大，如传送彩色电视信号的速率达100Mb/s以上。

要将这样高的速率的数据实时传送出去，必须采用图像压缩编码技术。

（2）在生物医学领域的应用。

它的直观、无创伤、安全方便等优点受到了人们的普遍欢迎和接受。

除了最成功的X射线、CT技术之外，还有一类是对医用显微图像的处理分析，即自动细胞分析仪，如红细胞、白细胞分类，染色体分析、癌细胞识别以及超声波图像的分析等。

图像采集卡可以用于B超、CT、病理分析等；

（3）在军事、公安领域的应用。

在军事方面主要用于导弹的精确制导、具有图像、传输、存储和显示的军事自动化、指挥系统等；在公安业务方面实时监控、案件侦破、指纹识别、人脸识别、虹膜识别以及交通流量监控、银行防盗等。

特别是目前已全面投入运行的高速公路不停车自动收费系统中的车辆和车牌的自动识别[4]。

1.3本论文主要工作

本论文主要围绕图像的采集部分，在研究了所选用FPGA的基础上，按照系统的要求，完成视频编码芯片的初始化，以及FPGA内部逻辑的设计和验证。

本文围绕图像采集系统的研究将做如下的工作：

（1）学习了解FPGA器件的基本原理和特点，掌握FPGA的设计流程，学习硬件描述语言和设计技巧。

（2）通过分析系统，完成FPGA控制逻辑的设计和编写。

（3）研究图像编码芯片，完成图像采集芯片的初始化。

论文的主要内容如下：

第一章对数字图像处理的应用和发展,介绍了FPGA的开发流程和使用的开发工具，为后面的章节做准备。

第二章主要对图像采集系统的整体构造做了介绍，同时还制定了系统要达到的性能指标。

第三章研究了视频编码芯片SAA7113，和初始化时用到的I2C协议做了详细的介绍，为后面FPGA初始化SAA7113做准备。

第四章为论文的重点，本章对FPGA进行设计，完成了SAA7113的初始化，图像采集的设计，对各个模块进行了详细的介绍。

第五章是对全文的工作进行总结，并提出了进一步工作的设想。

二开发工具简介

2.1FPGA的开发流程及使用的工具[5-9]

FPGA设计流程分为设计规范、设计输入、功能仿真、综合设计、布局布线、时序仿真、下载验证等步骤。

2.1.1FPGA的开发流程

（1）设计输入

设计输入是CPLD/FPGA开发阶段的第一步，他完成了器件的硬件描述。

设计输入包括使用硬件描述语言（HDL）、原理图输入两种方式。

HDL输入方式现今设计大规模数字集成电路的良好形式，主要的硬件描述语言有VHDL与VerilongHDL两种形式，HDL描述在状态机、控制逻辑、总线功能方面较强。

而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、便于理解、单元节省等特点。

（2）功能和时序仿真

功能仿真是用户所设计的电路在综合之前首先进行逻辑功能的验证，只是初步验证系统的逻辑功能。

它可以在设计初期纠正设计中的错误，一般来说，每一层原理图、每一个用户自生成模块都要进行功能仿以便及时发现错误。

时序仿真是在对设计进行映射、布局布线之后进行的，这时有关的器件延迟、连线延迟等时序参数被提取，生成延迟文件，并将延迟文件反应到仿真模型中去。

如果仿真结果显示由于延时影响而造成逻辑错误，就需要在设计输入时对关键电路进行设计约束，最终消除延时对电路的影响。

（3）综合设计

综合就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗及电路类型等，通过计算机进行优化，获得一个满足上述要求的电路设计方案，综合过程是把设计实现到芯片中的过程，把设计分割、映射、布局到器件的各个功能。

整个过程为：

网表的转换-映射-布局布线-产生时序数据-产生配置文件5个步骤。

（4）下载验证

下载是在功能仿真与时序仿真正确的前提下，将综合形成的位流下载到具体的FPGA芯片中，也叫芯片配置。

将FPGA配置信息加载到FPGA内部后，通过外部观测设备来验证FPGA实现的功能。

通过下载验证后，可认为基于FPGA的系统设计任务基本完成。

2.1.2FPGA开发工具

开发工具是开发人员和FPGA之间联系的桥梁和纽带，是开发FPGA不可缺少的工具。

现在FPGA开发工具有很多，如MaxplusII、QUARTUSII、XILINX公司的ISE等，这些开发环境都是由FPGA的芯片厂家提供的，基本上都可以完成所有的设计输入，仿真，综合，布线下载等工作。

本设计采用了前两种环境，MaxplusII和QUARTUSII。

MaxplusII是美国Altera公司自行设计的一种CAE软件工具，它使用起来方便快捷，入门快，便于操作和上手，是新学者的首选。

所以本设计的前期程序的编写采用了此款软件。

QUARTUSII设计软件提供了完全集成切与电路结构无关的开发包环境，它提供了数字逻辑设计所需的全部特性。

另外，它所提供的仿真环境也是MaxplusII所不具备的，在不饿设计的实测阶段采用的是QUARTUSII软件。

利用此软件能够读出寄存器的值，从而很好的观察试验情况。

2.2SignalTap简介及使用流程

随着FPGA容量的增大，FPGA的设计日益复杂，设计调试成为一个很繁重的任务。

伴随着EDA工具的快速发展，一种新的调试工具QuartusII中的SignalTapII满足了FPGA开发中硬件调试的要求。

SignalTapII将逻辑分析模块嵌入到FPGA中，逻辑分析模块对待测节点的数据进行捕获，数据通过JTAG接口从FPGA传送到QuartusII软件中显示。

在完成设计并编译工程后，建立SignalTapII（.stp）文件并加入工程、配置STP文件、编译并下载设计到FPGA、在QuartusII软件中显示被测信号的波形、在测试完毕后将该逻辑分析仪从项目中删除，配置SignalTapII文件主要有设计人员在完成设计并编译工程后，建立SignalTapII（.stp）文件并加入工程、配置STP文件、编译并下载设计到FPGA、在QuartusII软件中显示被测信号的波形、在测试完毕后将该逻辑分析仪从项目中删除。

设置SignalTapII文件主要分为采样时钟，设置被测信号，配置采样深度、确定RAM的大小，触发级别，触发条件，设置采集缓冲模式几步。

将STP文件同原有的设计下载到FPGA中，在QuartusII中SignalTapII窗口下查看逻辑分析仪捕获结果。

三视频编码芯片部分设计

3.1视频芯片介绍

SAA7113是飞利浦公司视频解码系列芯片的一种，在很多视频产品，如电视卡、MPEG-2、MPEG-4中都有应用。

SAA7113的主要作用是把输入的模拟视频信号解码成标准的“VPO”数字信号，相当于一种“A/D”器件。

SAA7113兼容全球各种视频标准，在我国应用时必须根据我国的视频标准来配置内部的寄存器，即初始化，否则SAA7113就不能按要求输出，可以说对SAA7113进行研发的主要工作就是如何初始化。

对SAA7113初始化需要通过I2C总线进行。

SAA7113是一款功能强大且操作简单的9位A/D视频输入处理芯片，并行8位输出，并且支持隔行扫描、多种数据输出格式的视频解码器。

该芯片采用CMOS工艺，通过I2C总线配置芯片内部寄存器。

它内部包含两路模拟处理通道，能实现视频信号源选择、抗混叠滤波、A/D转换、自动箝位、自动增益控制（AGC）、时钟发生（CGC）、多制式解码、亮度/对比度/饱和度控制（BCS）和多标准VBI数据解码等。

3.1.1SAA7113基本原理

SAA7113是一种视频解码芯片，它可以输入4路模拟视频信号，通过内部寄存器的不同配置可以对4路输入进行转换，输入可以为4路CVBS或2路S视频（Y/C）信号，输出8位“VPO”总线，为标准的ITU656、YUV4：

2：

2格式。

SAA7113兼容PAL、NTSC、SECAM多种制式，可以自动检测场频适用的50或60Hz，可以在PAL、NTSC之间自动切换。

SAA7113内部具有一系列寄存器，可以配置为不同的参数，对色度、亮度等的控制都是通过对相应寄存器改写不同的值，寄存器的读写需要通过I2C总线进行。

SAA7113的模拟与数字部分均采用+3.3V供电，数字I/O接口可兼容+5V，正常工作时功耗0.4W,空闲为0.07W。

SAA7113需外接24.576MHz晶体，内部具有锁相环（PLL），可输出27MHz的系统时钟。

芯片具有上电自动复位功能，另有外部复位管脚（CE），低电平复位，复位以后输出总线变为三态，待复位信号变高后自动恢复，时钟丢失、电源电压降低都会引起芯片的自动复位。

另有外部复位管脚（CE），低电平复位，复位以后输出总线变为三态，待复位信号变高后自动恢复，时钟丢失、电源电压降低都会引起芯片的自动复位。

SAA7113为QFP44封装。

视频图像由SAA7113进行A/D变换和视频解码后输出CCIR601标准的视频数据流送给FPGA，包括：

16位图像数据（高８位为Y信号，低8位为UV信号交叉出现）；

行同步信号hs（在行消隐期间为高电平，其它时间为低电平）；

场同步信号vs（在场消隐期间为高电平，其它时间为低电平）；

行参考信号href（行数据有效期间为高电平）。

在PAL制下，标准的CCIR601视频数据为864点／行*625行／场*50场，一场分为两帧，分别为奇数行和偶数行。

其中每行有效数据为720个点，即href维持720个点。

SAA7113的典型应用如图3-1所示。

图3-1SAA7113典型电路

3.1.2SAA7113主要功能及特点

（1）具有四路模拟输入通道，并可以进行内部模拟信号源选择；

（2）对所选的CVBS（或Y/C）通道可编程实现静态增益控制或者自动增益控制，且有两个内置的模拟抗混叠滤波器；

（3）两个9位CMOS模数转换器，数字化的CVBS或Y/C信号通过I2C总线控制输出到VPO口；

（4）可自动检测50Hz和60Hz场频视频信号，在PAL和NTSC制式间自动切换；

（5）VPO总线输出标准工TU656YUV4:

2:

2格式的数字视频；

（6）对不同制式标准只需要一个24.576MHz的晶振；

（7）由外部控制器控制读写的I2C总线，最高速率可达4O0kbit/s；

（8）低功耗（<0.5W），低电压（3.3V），小封装（QFP44）；

3.1.3SAA7113内部结构图

从它的结构框图（图3-2）可以看出，它主要由模拟信号处理及A/D转换模块、亮度信号处理模块、色度信号处理模块、同步信号分离模块、输出信号格式转换模块、I2C总线控制模块、及时钟生成模块和边界扫描测试模块等组成。

对于其信号引脚，AI11、AI12、AI21、AI22为四路模拟输入通道，AI1D、AI2D为Y/G视频信号输入通道。

AOUT为用于测试模拟通道的测试输出通道，VP00～VP07为解码输出通道，这些通道的选择几个是配置都是通过I2C来完成的。

有同步分离电路输出的RTS0、RTS1是多功能输出通道，其输出功能的定义是由内部配置寄存器的配置字决定的；RTC0为实时控制输出通道包括系统时钟频率信息、场频、奇偶信号序列、解码状态等信息。

另外，SDA为I2C总线控制器的数据输入/出端，SCL为串行时钟输入端，LLC为行锁定系统时钟频率输出信号，频率为27MHz；XTAL1、XTAL2为外部晶振连接口。

其它的分别为模拟和数字信号的电源和接地接口。

图3-2SAA7113内部结构图

3.1.4SAA7113工作流程

SAA7113在上电后，必须有前端处理器通过I2C串行总线对其内部寄存器进行初始化配置，才能进行正常工作。

当前端处理器提供I2C总线接口时。

SCL、SDA信号线可以直接与SAA7113的相应引脚相连。

如果前端处理器不具备I2C总线接口时，有两种解决方法具备工℃总线接口，有两种解决方法：

（1）采用I2C串行总线控制器，将一般的并行总线与I2C串行总线对接：

（2）利用前端处理器的I/O口线编程虚拟实现I2C总线接口，直接与SAA7113连接。

考虑到成本、集成度等各种原因。

本设计中采用后一种方法，利用FPGA的多功能口通过软件编程虚拟实现I2C总线接口，直接控制SAA7113的寄存器配置。

下面先简单介绍I2C总线接口协议。

3.2I2C总线介绍

I2C（Inter-IC）总线是由飞利浦公司为了在IC之间进行控制而开发的一种总线标准，由两条双向串行总线（SCL、SDA）构成，简单高效，可以完成多个器件之间短距离内随机通信。

I2C总线上数据的传输速率在标准模式下可达100kbit/s，在快速模式下可达400kbit/s，在高速模式下可达3.4Mbit/s。

其中，100Kbit/s和400Kbit/s这两种模式是直接支持的，对于3.4Mbit/s模式需要专门的I/O支持[10]。

I2C总线不仅仅是一种内部连接总线，从某种程度来说，他是一种串行通信连接协议。

要实现I2C总线，需要了解I2C总线的工作原理与通信时序。

3.2.1I2C总线的工作原理

I2C总线具有如下特征。

（1）两条总线线路：

串行数据线SDA和串行时钟线SCL，可发送和接收数据。

（2）总线模式包括主发模式、从发模式和从接收模式。

I2C总线有自己的协议，

协议允许总线接入多个器件，并支持多主工作。

总线中的器件既可以作为主器件，也可以作为从器件，既可以是发送器，也可以是接收器。

主器件的功能是启动在总线上传送数据，并产生时钟脉冲，以允许与被寻址的器件进行数据传送。

一般而言，然和器件均能成为从器件，只有微控制器才能成为主控器件。

I2C总线允许连接多个微控制器，但显然不能同时存在两个主器件，那么先控制总线的微控制器成为主控器件。

可能有几个微控制器同时企图控制总线成为主器件，这就产生了总线竞争的协议，竞争成功的器件成为主器件，其它则退出。

竞争过程中，数据不会被破坏、丢失。

数据只能在主、从器件间传送，结束后，主、从期间将释放总线，退出主、从器件角色。

总线上存在主、从器件时，总线处于忙的状态，反之，总线处于空闲状态。

（3）连接到总线上每个器件都有唯一的地址，通过地址，主机可对从机进行寻址。

（4）存在冲突检测和仲裁机制以保证数据传输的完整性和稳定性。

（5）标准模式下数据传输速率可达100kbps，快速模式下可达400kbps,高速模式下可达3.4Mbps。

3.2.2I2C总线的通信时序

I2C总线的工作时序如图3-3所示

利用I2C总线进行数据通信时，应遵守如下基本操作。

◆空闲时，总线处于不忙状态。

当数据总线SDA和始终总线SCL都为高电平时，为不忙状态。

◆当SCL为高电平，SDA电平由低变高时，数据传送开始。

所有的操作必须在开始之后进行。

◆当SCL为高电平，SDA电平由低变高时，数据传送结束。

在结束条件下，所有的操作都不能进行。

◆数据的有效转换开始后，当时钟线SCL为高电平时，数据线SDA必须保持稳定。

若数据线SDA改变时，必须在诗中SCL为低电平时方可进行。

图3-3I2C工作时序

当SCL为高点平时，SDA发生由高到低跳变定义为起始条件；当SCL为高电平时，SDA发生地祷告跳变定义为停止条件。

任意期间在总线空闲时，一旦产生起始条件，即开始控制总线而