微型计算机.docx

微型计算机.docx

《微型计算机.docx》由会员分享，可在线阅读，更多相关《微型计算机.docx（31页珍藏版）》请在冰豆网上搜索。

微型计算机

第1章微型计算机概述

微处理器、微型计算机和微型计算机系统

⏹微处理器：

CPU

⏹微型计算机：

由CPU、存储器、输入输出接口电路和系统总线构成。

⏹微型计算机系统：

以微型计算机为主体，配上系统软件和外设。

第2章16位和32位微处理器

一.微处理器的性能指标

（1）字长：

微处理器中的运算部件一次能同时处理的二进制数的位数。

取决于它的通用寄存器、内存储器、ALU的位数和数据总线的宽度。

（2）主频：

CPU的时钟频率，也就是CPU运算时的工作频率。

一般来说，主频越高，一个时钟周期里完成的指令数也越多，CPU的速度就越快。

（3）存储容量：

是衡量微型计算机中存储能力的一个指标，包括内存容量和外存容量。

（4）外设扩展能力：

一台微型计算机可配置外部设备的数量以及配置外部设备的类型。

（5）软件配置情况

二.8086的编程结构

从功能上，8086分为两部分，即

1.总线接口部件（businterfaceunit，BIU）

2.执行部件（executionunit，EU）

1.总线接口部件

总线接口部件负责与存储器、I/O端口传送数据，由下列4部分组成：

①4个段地址寄存器（CS、DS、ES、SS）

②16位的指令指针寄存器（IP）

③20位的地址加法器

④6字节的指令队列缓冲器

2.执行部件

执行部件负责指令的执行，由下列4部分组成：

①4个通用寄存器，即AX、BX、CX、DX；

②4个专用寄存器，即BP、SP、SI、DI；

③标志寄存器（两类）：

状态标志：

SF、ZF、PF、CF、AF和OF

控制标志：

DF、IF、TF

④算术逻辑部件ALU

三.8086的总线周期

典型的8086总线周期序列：

8086的4个状态：

8086最基本总线周期由4个时钟周期组成，即4个状态：

①T1状态，发地址信息；

②T2状态，总线的高4位输出状态信息；

③T3状态，高4位状态信息，低16位数据；

④T3之后，可能插入TW；

⑤在T4状态，结束。

四.最小模式和最大模式的概念

（1）最小模式:

在系统中只有一个微处理器。

（2）最大模式：

系统中具有两个或多个微处理器（主处理器、协处理器）

五、8086的主要操作:

①系统的复位和启动操作；

②暂停操作；

③总线操作；

④中断操作；

⑤最小模式下的总线保持；

⑥最大模式下的总线请求/允许。

六、中断操作和中断系统

（1）8086的中断分类：

硬件中断（非屏蔽中断和可屏蔽中断）和软件中断；

（2）中断向量和中断向量表

⏹中断向量：

中断处理子程序的入口地址，每个中断类型对应一个中断向量。

⏹8086/8088中断向量表位于内存0段（CS＝0）0-3FFH区域，最多可容纳256个中断向量。

⏹每个中断向量占4个存储单元，其中，前2个单元存放中断处理子程序入口地址偏移量（IP），后2个单元存放段地址（CS）。

低位在前，高位在后。

（3）硬件中断

⏹8086/8088为外部设备提供了两条中断引线：

NMI和INTR。

⏹NMI为非屏蔽中断，不受中断允许标志IF的影响，类型号为02H。

⏹INTR为一般中断，受标志寄存器中的IF控制。

⏹CPU响应INTR中断和NMI中断有何区别？

⏹判断IF；

⏹INTR中断需读取中断源的类型码

（4）中断响应用2个总线周期

⏹第1个总线周期：

通知外设，CPU准备响应中断；

⏹第2个总线周期：

外设发送中断类型码；

⏹

七、8086的存储器编址和I/O编址

1.8086的存储器编址

①8086CPU有20条地址线，最大可寻址空间为220＝1MB。

②8086内部寄存器都是16位的，因此，引入了分段概念。

（1）8086CPU将1MB空间分成许多逻辑段（CS,DS,SS,ES），每个段最大限制为64KB。

（2）一个存储单元除具有一个唯一的物理地址从00000H～FFFFFH。

（3）一个存储单元还具有多个逻辑地址（段基地址:

段内偏移地址）

⏹段地址说明逻辑段在主存中的起始位置，8086规定：

段地址的低4位必须为0000B，即地址模16（xxxx0H）；这样，省略低4位0000B，段地址就可以用16位数据表示，就能用16位段寄存器表达段地址。

⏹偏移地址说明主存单元距离段起始位置的偏移量，每段不超过64KB，偏移地址也可用16位数据表示。

（4）将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址。

2、8086存储器的结构

⏹8086的1MB存储空间分成两个存储体。

偶地址存储体和奇地址存储体，各为512K字节。

⏹CPU用A0来区分两个存储体，并提供两条信号线/BHE和A0，来决定是访问偶地址（低字节），还是奇地址（高地址）或是整个字。

⏹

3、8086的I/O编址

⏹8086系统与外设之间是通过I/O芯片联系的。

每个I/O芯片都有一个或多个端口，每个端口对应芯片内部一个或一组寄存器。

所以，微机系统要为每个端口分配一个地址，称为端口号。

⏹8086允许64K个8位I/O端口，相邻两个8位端口可以组成16位端口。

⏹系统设计时，可以统一编址，也可以不统一编址。

统一编址：

将I/O地址作为存储器地址的一部分，占用了存储空间，但无需占用I/O指令

不统一编址：

I/O地址和存储器地址分开。

不占用主空间，对I/O访问必须有专用的I/O指令。

八、80386的三种工作方式

⏹实地址方式

⏹保护虚拟地址方式

⏹虚拟8086方式

实地址方式和虚拟8086方式区别：

⏹单任务和多任务问题

⏹寻址空间问题

⏹内存划分问题

第4章存储器和高速缓存技术

一、存储器的分类

存储器根据用途和特点可以分为两大类：

1.内部存储器，简称为内存或主存

快速存取

容量受限制

2.外部存储器，简称为外存

容量大

速度慢

二、选择存储器件的考虑因素

①易失性

②只读性

③存储容量

④速度

⑤功耗

三、随机存取存储器RAM

主要特点:

既可读又可写

分类：

RAM按其结构和工作原理分为：

静态RAM即SRAM

动态RAM即DRAM

1.SRAM

速度快

不需要刷新

片容量低

功耗大

2.DRAM

片容量高

需要刷新

四、只读存储器ROM

ROM的特点：

只许读出

不许写入

ROM器件的优点：

结构简单，所以位密度高。

具有非易失性，所以可靠性高

ROM的分类

根据信息的设置方法，ROM分为5种：

掩膜型ROM

MOS型

双极型

可编程只读存储器PROM

可擦除可编程只读存储器EPROM

可用电擦除的可编程只读存储器E2PROM

闪烁存储器（flashmemory）

五、闪烁存储器的特点：

非易失性

可靠性

高速度

大容量

擦写灵活性

闪烁存储器的分类：

按擦除和使用的方式，闪烁存储器有三种类型：

整体型

块结构型

带自举块型

第5章微型计算机和外设的数据传输

一.接口定义：

指CPU和外设之间通过系统总线进行连接的电路部分，是CPU与外界进行信息交换的中转站。

二.接口技术：

是研究CPU如何与外部世界进行最佳耦合与匹配，实现双方高效、可靠地交换信息的一门技术，是软、硬件结合的体现，是微机应用的关键。

三.为什么要用接口电路？

⏹外设是用来实现人机交互的一些机电设备；

⏹外设处理信息的类型、速度、通信方式与CPU不匹配,不能直接挂在总线上；

⏹所以，外设必须通过接口和系统相连。

为什么要用接口电路？

四、CPU和外设之间的数据传送方式

程序方式

中断方式

DMA方式

五、接口的功能

基本功能：

（1）在系统和I/O设备之间传输信号

（2）提供缓冲作用

具体功能：

（1）寻址功能

（2）输入输出功能

（3）数据转换功能

（4）联络功能

（5）中断管理功能

（6）复位功能

（7）可编程功能

（8）错误检测功能：

两类错误：

①传输错误；②覆盖错误

第6章串并行通信和接口技术

（一）串行通信涉及的几个问题

全双工方式和半双工方式

同步方式和异步方式

调制与解调

数据校验

传输率

1.全双工方式和半双工方式

全双工方式：

接收和发送用不同的通路,双方可同时传输，如电话。

半双工方式：

输入和输出使用同一通路,某一时刻只能由一方发送，如对讲机。

单工方式：

只能由一方发送，如广播。

2.同步方式和异步方式

⏹所有串行通信都需要一个时钟信号来作为数据的定时参考。

⏹根据传输时采用的是统一时钟还是本地局部时钟，分为同步传输和异步传输两种。

同步传输：

双方对每一位的收发时序完全一致，统一时钟

异步传输：

收发双方时钟不统一

同步方式和异步方式比较：

⏹同步传输用一个时钟脉冲确定一个数据位,异步传输用多个时钟脉冲确定一个数据位（如16个）

⏹同步传输以数据块为单位传输，异步传输以字符为单位传输，但都称为帧（Frame）

⏹同步方式的信息有效率高。

⏹同步方式需传输时钟信号。

注意：

同步和异步传输数据格式的区别：

标准的异步通信数据格式

3.串行通信的传输率

几个概念：

传输率：

波特率：

波特率因子：

UART：

（二）可编程串行通信接口8251A

⏹1.8251A的初始化约定：

⏹

（1）复位后，奇地址写入的值送模式寄存器。

⏹

（2）若为同步模式，接着往奇地址端口输出的字节为同步字符。

⏹（3）此后，除复位命令，往奇地址写入的值将送到控制寄存器，往偶地址端口写入的值送到数据输出寄存器。

⏹3.模式寄存器的格式

⏹4.控制寄存器的格式

⏹5.状态寄存器的格式

⏹6.8251A编程举例

8251A的初始化流程图

3.模式寄存器的格式

4.控制寄存器的格式

5.状态寄存器的格式

6.3.58251A编程举例

1.异步模式下的初始化程序举例

2.同步模式下的初始化程序举例

3.查询8251A接收器状态

4.利用状态字进行编程的举例

1.异步模式下的初始化程序举例

MOVAL，0FAH

OUT43H，AL；设置模式字，为异步模式；

波特率因子为16；用7个数

据位，偶校验，2个停止位

MOVAL，37H

OUT43H，AL；设置控制字，使发送启动、

接收启动，并设置有关信号

设8251A工作于异步方式，波特率系数为16，具有7位数据位，1位停止位，偶校验，发送、接收允许，设端口地址为3F8H和3F9H，试编程初始化。

分析：

根据题目要求，可以确定方式命令字为：

01111010B，即7AH。

而操作命令字为00110111B，即37H。

初始化程序如下：

MOVDX，3F9H

MOVAL，7AH　　　；送方式命令字

OUTDX，AL

MOVAL，37H　　；设操作命令字

OUTDX，AL

2.同步模式下的初始化程序举例

MOVAL，38H

OUT43H，AL；设置模式字为同步模式，2

个同步字符，7个数据位，

偶校验

MOVAL，16H

OUT43H，AL

OUT43H，AL；两个同步字符均为16H

MOVAL，97H

OUT43H，AL；设置控制字，并启动

设8251A工作于同步方式，控制口的端口地址为3F9H，采用双同步字符，奇校验，7位数据位，试编程初始化。

分析：

根据题目要求，可以确定方式命令字为00011000B，即18H。

而操作命令字为10110111B即B7H。

它使8251A对同步字符进行检索；同时使状态寄存器中3个出错标志复位；此外，使8251A的发送器启动，接收器也启动；控制字还通知8251A，CPU当前已经准备好进行数据传输。

初始化程序如下：

MOV　DX，3F9H　；命令端口地址给DX

MOV　AL，18H　；方式命令字

OUT　DX，AL

MOV　AL，16H

OUT　DX，AL　；送第一个同步字符16H

OUT　DX，AL　；送第二个同步字符16H

MOV　AL，B7H；设置操作命令字

OUT　DX，AL

3.查询8251A接收器是否准备好

MOV　DX，3F9H　；状态口

NEXT：

IN　AL，DX　　；读状态口

AND　AL，02H；查D1=1？

JZ　NEXT；未准备好，转NEXT等待

MOV　DX，3F8H　；数据口地址送DX

IN　AL，DX

4.利用状态字进行编程的举例

从串行端口接收80个字符保存到BUFFER缓冲区中

MOVAL,0FAH

OUT41H,AL；设置模式字，异步模式，波特率因子为16，

；7个数据位，2个停止位，偶校验

MOVAL,35H

OUT41H,AL；设置控制字，并启动

MOVDI,0；变址寄存器初始化

MOVCX,80；共收取80个字符

BEGIN:

INAL,42H

TESTAL,02H

JZBEGIN；读状态字并测试

INAL,40H；读取字符

MOVDX,OFFSETBUFFER

MOV[DX+DI],AL；传输字符

INCDI；修改缓冲区指针

INAL,41H；读取状态字

TESTAL,38H；测试有无错误

JNZERROR

LOOPBEGIN；如没有错，则接收下1个字符

JMPEXIT；如满80个字符，则结束

ERROR:

CALLERR_OUT；调用出错处理程序

EXIT:

¡

（三）并行通信和并行接口

⏹并行通讯特点：

⏹传输速度快

⏹信息率高

⏹用电缆多

⏹可编程并行通信接口8255A特点：

⏹含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和锁存能力

⏹可通过编程设置各端口的工作方式和数据传送方向（入/出/双向）。

1、8255A的内部结构

2、8255A的控制字

控制字分为两类：

1.各端口的方式选择控制字；

2.C端口按位置1/置0控制字。

1.方式选择控制字

2.端口C置1/置0控制字

6.5.58255A的应用举例

8255A工作于方式０的例子

8255A工作于方式１的例子

第7章中断控制器

（一）中断控制器8259A特点

中断控制：

CPU与外设交换信息的一种方式。

8259A的工作特点：

⏹PIC，ProgrammableInterruptController

⏹可对8个中断源实现优先级控制

⏹可扩展至对64个中断源实现优先级控制

⏹可编程设置不同工作方式

⏹根据中断源向x86提供不同中断类型码

（二）8259A的编程结构

（三）中断响应8086用2个总线周期

⏹第1个总线周期：

通知外设，CPU准备响应中断；

⏹第2个总线周期：

外设发送中断类型码；

中断响应过程中，8259A的操作

⏹8259A在接收到第一个INTA中断响应信号后：

⏹将ISR中相应位置1，表示CPU响应此级中断，执行此中断源的中断子程。

⏹把IRR中对应的位清0，清除IRR中锁存的中断申请信号。

⏹8259A在接收到第二个INTA中断响应信号后：

⏹通过数据线，将中断类型号送给CPU。

类型号由ICW2提供，在初始化时已设定。

（四）8259A级连电路连接方法

（五）8259A的工作方式

1.设置优先级的方式

2.屏蔽中断源的方式

3.结束中断处理的方式

4.连接系统总线的方式

5.引入中断请求的方式

1.设置优先级的方式

（1）普通全嵌套方式

⏹最常用、最基本、默认

⏹中断优先级固定

⏹允许中断嵌套

（2）特殊全嵌套方式

⏹允许同级中断源嵌套，即用于8259A级连时的主8259A。

（3）优先级自动循环方式

⏹中断源轮流具有最高优先权

⏹某中断请求IRi被处理后，优先级别自动降为最低，其下一级中断上升为最高级

（4）优先级特殊循环方式

⏹最低优先级通过编程设定

2.屏蔽中断源的方式

（1）普通屏蔽方式

（2）特殊屏蔽方式

⏹将IMR中某位置1，屏蔽当前正在处理的本级中断，可以允许高级或低级中断进入。

常用于动态改变优先级的场合。

3.结束中断处理的方式

⏹三种EOI命令

⏹自动EOI（AEOI）——（自动EOI方式）

⏹一般EOI（NSEOI）——（正常EOI方式）

⏹特殊EOI（SEOI）——（特殊EOI方式）

4.引入中断请求的方式

（1）边沿触发方式：

IRi出现上升沿表示有中断请求

（2）电平触发方式：

IRi出现高电平表示有中断请求

（3）中断查询方式：

特点：

不向CPU发中断请求信号

CPU内部的中断允许触发器复位

CPU要使用软件查询来确认中断源

（六）8259A的初始化命令字和操作命令字

⏹8259A的编程过程：

⏹

（1）8259A的初始化编程

⏹

（2）8259A的工作方式编程：

⏹8259A内部有9个可读写的寄存器:

⏹4个初始化命令寄存器（ICW1、ICW2、ICW3、ICW4）

⏹3个操作命令寄存器（OCW1（IMR）、OCW2、OCW3）

⏹当前中断服务寄存器（ISR）

⏹中断申请寄存器（IRR）

⏹8259A有两个I/O端口地址：

⏹偶地址端口：

A0=0

⏹奇地址端口：

A0=1

⏹对9个寄存器的读写均通过这两个端口实现

⏹根据写入数据的特征位、写入的先后顺序区分是对哪个寄存器进行操作。

⏹ICW1写入偶地址，其余ICW写入奇地址。

2.初始化流程

对初始化流程的几点说明

⏹①ICW1～ICW4的设置次序固定；

⏹②ICW1写入偶端口（PC/XT：

20H），ICW2～ICW4写入奇端口（PC/XT：

21H）;

⏹③ICW1和ICW2须设置，ICW3和ICW4可选;

⏹④在级联时，主片和从片分别设置ICW3。

3.8259A的操作命令字

⏹8259A初始化之后，芯片已经做好了接收中断请求输入的准备，工作期间由工作命令字规定工作方式。

⏹OCW用于动态改变8259A的操作控制方式；

⏹在初始化后在用户程序中向8259A写入；

⏹OCW的写入顺序可任意；

⏹OCW操作命令字可多次改写；

⏹写入地址要求：

⏹OCW1必须写入奇地址端口（A0=1）

⏹OCW2，OCW3必须写入偶地址端口（A0=0）

⏹

第8章DMA控制器

（一）DMAC的初始化问题

几个问题：

（1）DMAC是不是CPU？

（2）DMAC是否需要初始化？

（3）谁为DMAC进行初始化？

（4）DMAC初始化需进行哪些工作？

（二）DMAC的初始化内容

1、缓冲区的起始地址

2、需传输的字节数

（三）DMA方式的实现过程

（四）DMAC两种工作状态

①作为从模块工作时

②作为主模块工作时

（五）8237特点

⏹4个独立的DMA通道；　

⏹可以级联扩展成至任意数量的DMA通道；

⏹支持存储器到存储器之间数据传送；　

⏹内部寄存器可用软件读取；

⏹两种优先级方式：

⏹固定优先级方式　

⏹循环优先级方式

（六）8237A的编程结构

8237A编程结构

8237A4个通道分别包含：

（1）16位的地址寄存器

（2）16位的字节计数器

（3）8位的模式寄存器

（4）4个通道公用控制寄存器和状态寄存器

（七）8237A的工作模式

⏹单字节传输模式

⏹块传输模式

⏹请求传输模式

⏹级联传输模式

8237A工作模式

①单字节传输模式

⏹8237A每完成一个字节传输后，内部字节计数器减1，地址寄存器的值加1或减1，接着8237A释放总线，立即对DREQ进行测试。

如果DREQ回到有效电平，8237A会立即发送总线请求，获得总线控制权后又成为总线主模块进行DMA传输。

⏹这样，每传送一个字节，允许CPU可以至少获得一个总线周期的系统总线控制权。

②块传输模式

⏹可以连续进行多个字节的传输。

只有当字节计数器减为0，才释放总线结束传输。

⏹一旦启动了DMA周期，将连续进行数据传送操作，直至达到了终址计数值。

③请求传输模式

⏹与块传输模式类似，只是在每传输一个字节后，8237A都对DREQ进行测试。

如果检测到有效电平，继续传输；如果检测到无效电平，就暂停传输，但测试过程仍然进行。

④级联传输模式

⏹最多可以由5个8237A构成二级DMA系统，得到16个DMA通道。

级联时，主片通过软件在模式寄存器中设置为级联传输模式，从片设置为其它三种方式之一。

第7章计数器/定时器

（一）定时信号的获得方法：

（1）软件方法：

使用延迟子程序实现延时

⏹利用程序循环延迟指定的时间

⏹缺点：

CPU占用率？

延时精度？

兼容？

（2）硬件方法：

使用计数器/定时器

⏹利用脉冲计数在设定的时间输出定时信号

（二）计数器/定时器的用处：

①作为中断信号

②输出精确的定时信号

③作为波特率发生器

④实现延迟

（三）可编程时间间隔定时器芯片8253特点

⏹8253是一种实现定时和计数功能的外围电路，拥有3个独立的16位计数器，每个计数器都可通过程序设计的方法设定为实现定时功能的各种操作方式。

⏹8253有以下几个特点：

⏹与所有Intel系列微处理器兼容

⏹可以处理从DC～12MHz范围的输入频率信号

⏹3个独立的16位的计数器

⏹最大计数范围为0～65535

⏹6种可编程的计数模式

（四）8253编程结构

⏹3个计数器，每个计数器内部有：

⏹8位的控制寄存器

⏹16位的计数初值寄存器

⏹计数执行部件

⏹输出锁存器

（五）8253有6种工作模式

⏹模式0：

计数结束产生中断

⏹模式1：

可重复触发的单稳态触发器

⏹模式2：

分频器

⏹模式3：

方波发生器

⏹模式4：

软件触发的选通信号发生器

⏹模式5：

硬件触发的选通信号发生器