实验六.docx
- 文档编号:27461493
- 上传时间:2023-07-01
- 格式:DOCX
- 页数:9
- 大小:343.18KB
实验六.docx
《实验六.docx》由会员分享,可在线阅读,更多相关《实验六.docx(9页珍藏版)》请在冰豆网上搜索。
实验六
实验六计数器综合应用
一实验目的
1分析集成同步十进制计数器的逻辑功能。
2学会用集成同步十进制计数器来构成其它进制的计数器。
二实验仪器
安装有Multisim10的个人电脑
三实验原理
本实验采用74LSl60同步十进制计数器。
图6-1是由74LSl60等构建的同步十进制循环计数器。
图中,74LSl60的A、B、C、D端是计数器输入端;QA、QB、QC、QD端是计数器输出端;ENP与ENT是功能控制端,两端任何一端为低电平,计数器保持状态,只有ENP与ENT都为高电平,才能计数;~LOAD是预置端,低电位为预置数,当~LOAD为低电位,在CLK的作用下QA、QB、QC、QD的数值为A、B、C、D的数值;~CLR为置零端,低电位时清零;当EN当、ENT、~LOAD、~
LOAD皆为高电位时,计数器处于循环计数状态。
另外,V1是计数器时钟源,U2是带译码器的数码管显示器。
四实验步骤
(一)同步十进制计数器测试
1同步十进制计数器实验电路图如图6-2。
2打开Multisim10工作界面,从TTL元件库中取出74LS160,从显示器件库中取出带译码器的四脚显示数码管,从仪器库中取出逻辑分析仪等,按图6-2连接好。
3调整V1时钟频率为100Hz,打开工作开关。
计数器运转正常后,进行下列测试
图6-2
4打开逻辑分析仪,时钟频率设置Extemal与V1相同,观察数码管数字变化与逻辑分析仪波形变化。
画出一个计数周期QA、QB、QC、QD及时钟波形时序图。
根据时序图分析计数器计数规律。
计数器计数规律如下:
十进制计数器是在二进制计数器的基础上得出的,用四位二进制数来代表十进制的每一位数。
在CP作用下,计数器的状态Q3、Q2、Q1Q0按照0000→0001→…→1001→0000循环,这十个状态称为有效状态。
1010、1011、1100、1101、1110、1111六个状态称为无效状态。
观察波形可以得出如下的状态转换表:
CP顺序
触发器状态
等效十进制
QD
QC
QB
QA
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
6
0
1
1
0
6
7
0
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
0
0
0
0
0
分析:
本计数器的作用是实现0~9这十个数字状态的循环显示,从而
构成了同步十进制计数器。
(功能表如下表所示):
(二)用反馈法将74160构成同步六进制计数器
1打开Multisim10平台,复制图二计数器,再从TTL元件库取出与非门一个,修改连线,重新构建如图6-3模式的同步六进制计数器。
2打开逻辑分析仪,观察时钟、QA、QB、QC、QD波形变化,并画出时间波形图。
观察波形可以得出如下的状态转换表:
CP顺序
触发器状态
等效十进制
QD
QC
QB
QA
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
6
0
0
0
0
0
分析:
本计数器的作用是实现0~5这六个数字状态的循环显示,从而
构成了同步六进制计数器。
3比较同步十进制与六进制计数器构建、时间波形图有什么不同。
提示:
图6-3采用的是置数法构建六进制计数器,也可以采用置零法构建。
答:
同步十进制计数器采用的是置零法构建,而同步六进制计数器则采用置数法构建。
六进制的A,B,C,D端接地,而十进制不接。
时间波形图十进制计数器是十一个状态为一个周期,而六进制计数器则是七个状态为一个周期。
六进制计数器的5端时序波形是一直线;而十进制计数器的3,5端时序波形是一直线。
图6-3
(三)利用反馈复位法,自行设计一个任意进制的计数器,并运行观察并验证计数功能。
1置零法
2置数法
同步置数七进制:
五分析思考
1构建计数器的计数进制的要点是什么?
答:
在设计N进制计数器时,需要掌握的要点如下:
(1)芯片数量、类型的确定:
当N≤M(M是该芯片的计数器的状态数)。
只需一片模M半数器。
若N>M,则需要多片芯片;若以十进制显示则应用十进制集成计数器。
当电路对工作速度有要求时,则可使用同步计数器,否则可任选。
(2)集成计数器功能需要掌握:
①知道计数器出现翻转时刻是在CP的上升沿还是下降沿;
②知道计数器清零、置数是同步还是异步,是高电平还是低电平有效;
③知道集成计数器的计数时序;
2计数循环的显示包含哪几个组合逻辑的功能环节?
答:
包含四个组合逻辑的功能环节:
①计数脉冲由单次脉冲源提供;
②清零端CR、置数控制端LD、工作状态控制端CTP、CTT;
③并行数据输入端D3—D4,分别接逻辑电平开关;
④进位信号输出端CO、计数器状态输出端Q3—Q0,均接逻辑电平显示。
3使用置零法与置数法构建计数器有什么不同?
答:
(1)采用置零法:
从0000开始计数,当计数到1000后,当第九个CP脉冲到来时有一个短暂1001的状态接着在下一个脉冲到来前清零输出0000,接着继续进行计数。
(2)采用置数法:
从0000开始计数,当计数到1000后,当第九个CP脉冲到来时就直接从输出端口输出预先设置的值,这里是0000。
两者的区别是:
前者是通过清零回到计数开始处,后者是通过直接输出预先设置的值。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验