QuartusII中文完整教程.docx
- 文档编号:27441812
- 上传时间:2023-07-01
- 格式:DOCX
- 页数:20
- 大小:1.06MB
QuartusII中文完整教程.docx
《QuartusII中文完整教程.docx》由会员分享,可在线阅读,更多相关《QuartusII中文完整教程.docx(20页珍藏版)》请在冰豆网上搜索。
QuartusII中文完整教程
Quartus
的使用
在这里,首先用最简单的实例向读者展示使用QuartusII软件的全过程。
进入WINDOWSXP后,双击QuartusII图标,屏幕如图1.1所示。
图QuartusII管理器
工程建立
使用NewProjectWizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA工具,以及目标器件系列和器件〔也可以让QuartusII软件自动选择器件〕。
建立工程的步骤如下:
(1)选择File菜单下NewProjectWizard,如图1.2所示。
图1.2建立工程的屏幕
(2)输入工作目录和工程名称,如图1.3所示。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图1.3工程目录和名称
(3)参加已有的设计文件到工程,可以直接选择Next,设计文件可以在设计过程中参加,如图1.4所示。
图1.4参加设计文件
(4)选择设计器件:
选择仿真器和综合器类型〔默认“None〞为选择QuartusII自带的〕,选择目标芯片〔开发板上的芯片类型〕,如图1.5所示。
图1.5选择器件
(5)选择第三方EDA综合、仿真和时序分析工具〔假设都不选择,那么使用QuartusII自带的所有设计工具〕如图1.6所示。
图1.6选择EDA工具
(6)建立工程完成,显示工程概要,如图1.7所示。
图1.7工程概要
工程建立后,假设需要新增设计文件,可以通过Project/Add_Remove……在工程中添加新建立的设计文件,也可以删除不需要的设计文件。
编译时将按此选项卡中显示文件处理。
注意:
通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。
1.2原理图的输入
原理图输入的操作步骤如下:
(1)选择
所示。
图1.8新建原理图文件
(2)在图1.9的空白处双击,屏幕如图1.10所示:
(3)在图1.10的SymbolName输入编辑框中键入名称,单击
ok按钮。
此时可看到光标上粘着被选的符号,将其移到适宜的位置〔参考图1.11〕单击鼠标左键,使其固定;
(4)重复〔2〕、〔3〕步骤,给图中放一个input、not、output
符号,如图1.11所示;在图1.11中,将光标移到右侧input右侧待连线处单击鼠标左键后,再移动到D触发器的左侧单击鼠标左键,即可看到在input和D触发器之间有一条线生成;
图1.9空白的图形编辑器
图1.10选择元件符号的屏幕
图1.11放置所有元件符号的屏幕
(5)重复〔4〕的方法,完成所有的连线电路如图1.12所示;
(6)在图1.12中,双击input_name使其衬低变黑后,再键入
clk,及命名该输入信号为clk,用相同的方法将输出信号定义成Q;如图1.13所示。
(7)在图1.13中单击保存按钮
,以默认的try1文件名保存,
文件后缀为bdf。
图1.12完成连线后的屏幕
图1.13完成全部连接线的屏幕
(8)启动全程编译:
选择Processing/StartCompilation/单击编译器快捷方式按钮
自动完成分析、排错、综合、适配、汇编及时序分析的全过程。
编译过程中,错误信息通过下方的信息栏指示〔红色字体〕。
双击此信息,可以定位到错误所在处,改正后在此进行编译直至排除所有错误;编译成功后,会弹出编译报告,显示相关编译信息。
在图1.8中;
图1.14完成编译的屏幕
(9)根据硬件接口设计,对芯片管脚进行绑定。
选择Assignments菜单下Pins选项;
(10)6所示;
6管脚指定
(11)在图1.16中完成所有管脚的分配,然后重新编译工程;
(12)对目标版适配下载,〔此处认为实验板已安装妥当,有
关安装方法见实验板详细说明〕单击
7所示;
图1.18适配下载界面
(13)选择HardwareSetup,如图1.19所示;
图1.19下载硬件设置
(14)在图1.19中选择添加硬件ByteBlasteMVorByteBlasterII,如图1.20所示;
图1.20添加下载硬件
(15)可以根据需要添加多种硬件于硬件列表中,双击可选列表中需要的一种,使其出现在当前选择硬件栏中〔本实验板采用ByteBlasterII下载硬件〕,如图1.21所示;
图1.21选择当前下载硬件
(16)选择下载模式,本实验板可采用两种配置方式,AS模式对配置芯片下载,可以掉电2所示;
图1.22选择下载模式
(17)选择下载文件和器件,JTAG模式使用后缀为sof的文
件,AS模式使用后缀为pof的文件,选择需要进行的操作,3,图4所示;使用AS模式时,还要设置Assignments菜单下Device,如图1.25,选择图1.25中Device&PinOptions,如图1.26,选择使用的配置芯片,编译;
图1.23JTAG下载模式
图1.24AS下载模式
图1.25器件选项
图1.25配置芯片选择
(18)点击Start按键,开始下载。
文本编辑〔verilog〕
这一节中将向读者简单介绍如何使用QuartusII软件进行文本编辑。
文本编辑〔verilog〕的操作如下:
(1)建立我们的project2工程如下列图:
图1.26建立工程project2
(2)在软件主窗口单击File菜单后,单击New选项,选择VerilogHDLFile选项,如图:
图1.27新建VerilogHDL文件
(3)单击OK进入空白的文本编辑区,进行文本编辑,本节列举一个D触发器的例子,其完成后的屏幕如图;
图1.28完成编辑后的屏幕
(4)V文件名必须与模块面相同,
件,Project—SetasTop-levelEntity
(5)完成编辑后的步骤与完成原理图编辑的步骤相同,请参考
1.1节有关内容。
(6)利用v文件生成原理图模块。
在v文件编辑界面中,
File—Creat/Update—CreatSymbolFilesforCurentFile.
1.4波形仿真
下面以1.2节中project2为例,介绍使用QuartusII软件自带的仿真器进行波形仿真的步骤。
(1)翻开project2工程,新建波形仿真文件,如图1.29;
图1.29新建矢量波形文件
(2)在建立的波形文件左侧一栏中,点击鼠标右键,在弹出菜单中选择InsertNodeorBus,如图1.30所示;
图1.29矢量波形文件节点参加
(3)在出现的图1.30中,选择NodeFinder,将翻开NodeFinder对话框,本试验对输入输出的管脚信号进行仿真,所以在Filter中选择Pins:
all,点击List按钮,如图1.31所示;
图1.30节点参加工具框
图1.31NodeFinder对话框
(4)中选择需要进行仿真的端口通过中间的按钮参加到右栏中,点击OK,端口参加到波形文件中;
图1.32参加仿真节点后的波形图
(5)在图1.32中,选择一段波形,通过左边的设置工具条,给出需要的值,设置完成鼓励波形,保存后如图1.33所示;
图1.33设置好鼓励波形的波形文件
(6)设置为功能仿真:
Assignment—TimingAnalysisSettings--
SimulatorSettings—Simulationmode选择Functional,生成网络表Processing—GenerateFunctionalSimulationNetlist;
(7)点击快捷按钮
,开始仿真,完成后得到波形如图1.34所示,根据分析,功能符合设计要求。
图1.33波形仿真结果
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- QuartusII 中文 完整 教程
![提示](https://static.bdocx.com/images/bang_tan.gif)