晶振知识大全.docx

晶振知识大全.docx

《晶振知识大全.docx》由会员分享，可在线阅读，更多相关《晶振知识大全.docx（30页珍藏版）》请在冰豆网上搜索。

晶振知识大全

晶振知识大全

LT

KC1——电容常数；

Ae——电极面积，单位mm2;

F0——标称频率，单位KHz;

C常数——常数，单位PF;

·动态电感（L1）

等效电路中动态臂里的电感。

动态电感与动态电容是一对相关量，它的常用公式为：

L1=1/（2πF0）2C1（mh）

·串联谐振频率（Fr）

晶体元件电气阻抗为电阻性的两个频率中较低的一个。

•负载谐振频率（FL）

晶体元件与一负载电容串联或并联，其组合阻抗为电阻性的两个频率中的一个频率。

•品质因数（Q）

品质因数又称机械Q值，它是反映谐振器性能好坏的重要参数，它与L1和C1有如下关系

Q=wL1/Rr=1/wRrC1

如上式，R1越大，Q值越低，功率耗散越大，而且还会导致频率不稳定。

反之Q值越高，频率越稳定。

•相对负载频率偏置（DL）

晶体负载谐振频率相对于串联谐振频率的变化量DL=（FL-Fr）/Fr，可由下式近似计算：

DL≈C1/2（C0＋CL）

•相对频率牵引范围（DL1,L2）

晶体在两个固定负载间的频率变化量。

D（L1,L2）=│（FL1-FL2）/Fr│=│C1（CL2-CL1）/2（C0+CL1）（C0+CL2）│

•牵引灵敏度（TS）

晶体频率在一固定负载下的变化率。

TS≈-C1*1000/2*（C0+CL）2

•激励电平相关性（DLD）

由于压电效应，激励电平强迫谐振子产生机械振荡，在这个过程中，加速度功转化为动能和弹性能，功耗转化为热。

后者的转换是由于石英谐振子的内部和外部的摩擦所造成的。

摩擦损耗与振动质点的速度有关，当震荡不再是线性的，或当石英振子内部或其表面及安装点的拉伸或应变、位移或加速度

达到临界时，摩擦损耗将增加。

因而引起频率和电阻的变化。

加工过程中造成DLD不良的主要原因

——谐振子表面存在微粒污染。

主要产生原因为生产环境不洁净或非法接触晶片表面；

——谐振子的机械损伤。

主要产生原因为研磨过程中产生的划痕。

——电极中存在微粒或银球。

主要产生原因为真空室不洁净和镀膜速率不合适。

——装架是电极接触不良；

——支架、电极和石英片之间存在机械应力。

•寄生响应

所有晶体元件除了主响应（需要的频率）之外，还有其它的

频率响应。

减弱寄生响应的办法是改变晶片的几何尺寸、电极，以及晶片加工工艺，但是同时会改变晶体的动、静态参数。

•寄生响应的测量

⑴SPDB用DB表示Fr的幅度与最大寄生幅度的差值；

⑵SPUR在最大寄生处的电阻；

⑶SPFR最小电阻寄生与谐振频率的距离，用Hz或ppm表示。

石英晶体谐振器的组成和特性：

由石英片，电极，基座，上盖、导电胶组成，其关键部分是石英片。

石英片是弹性体，它有固有频率。

石英片也是压电体，谐振时，振动幅度最大，阻抗最小；失谐时，阻抗迅速加大。

石英晶体谐振器的基本参数：

　　FL:

指定负载CL时的谐振频率；

　　Fr:

谐振频率;Xe=0时的频率；

　　CL:

特定负载谐振频率时的负载电容（pf）；

　　C0:

静电容（pF）;C1:

动态电容（fF）；

　　L1:

动态电感。

（mH）；

　　RR:

动态电阻。

Ohm；

　　Q:

品质因数。

Q=2πfL1/R1；

　　TS:

指定负载CL时测试的频率因负载电容变化而引起的牵引能力（ppm/pf）；

PWR:

激励功率（uW）；

石英晶体谐振器的应用：

石英谐振器一般作为电感元件在振荡电路中起稳频作用，而电路的其它元件均可等效为一个负载电容与石英谐振器串联或并联。

负载电容的大小将对石英谐振器的等效参数及频率稳定度带来影响。

石英晶体谐振器激励电平选择：

一般取1~100uW为佳。

激励电平的大小直接影响石英谐振器的性能，所以电路设计者一定要严格控制石英谐振器在规定的激励电平下工作，以便充分发挥石英谐振器的特点。

激励电平过大，会导致晶体本身永久损坏，引起等效电阻变大和Q值下降，电阻温度特性和频率问题特性变得不稳定，引发寄生振动。

激励电平过小，会导致不易起振，影响工作的温定和可靠性。

晶体谐振器使用注意事项：

1.抗冲击

SJK公司的晶体产品设计可抵抗物理冲击，但在某些环境下晶体产品也会受到损坏，比如从桌子上掉落或者在安装过程受到冲击。

如果产品受到冲击，确保重新检查产品特性。

2.焊接耐热

使用时应注意到PCB组装过程中的焊接或再流焊的温度应在260±10℃；焊接时间应不大于10s.尽可能使温度变率曲线保持平滑。

3.超声波清洗

使用AT切割晶体和表面声波（SAW）谐振器/滤波器的产品，可以通过超声波进行清洗。

但是，在某些条件下，晶体特性可能会受到影响，而且内部线路可能受到损坏。

确保已事先检查系统的适用性。

使用音叉晶体可能无法确保能够通过超声波方法进行清洗，因为晶体可能受到破坏。

对于可清洗产品，应避免使用可能对产品产生负面影响的清洗剂或溶剂等。

4.机械振动的影响

当晶体产品上存在任何给定冲击或受到周期性机械振动时，比如：

压电扬声器、压电蜂鸣器、以及喇叭等，输出频率和幅度会受到影响。

（1）理想情况下，机械蜂鸣器应安装在一个独立于晶体器件的PCB板上。

（2）如果您安装在同一个PCB板上，最好使用余量或切割PCB。

5.储藏

（1）在更高或更低温度或高湿度环境下长时间保存晶体产品时，会影响频率稳定性或焊接性。

请在正常温度和湿度环境下保存这些晶体产品，并在开封后尽可能进行安装，以免长期储藏。

正常温度和湿度：

温度：

+15℃至+35℃，湿度25%RH至85%RH。

（2）请仔细处理内外盒与卷带。

外部压力会导致卷带受到损坏

6.辐射

暴露于辐射环境会导致产品性能受到损害，因此应远离辐射。

7.化学制剂/PH值环境

请勿在PH值范围可能导致腐蚀或溶解产品或封装材料的环境下使用或储藏这些产品。

8.粘合剂

请勿使用可能导致产品所用的封装材料、终端、组件、玻璃材料以及气相沉积材料等受到腐蚀的胶粘剂。

（比如，氯基胶粘剂可能腐蚀一个晶体单元的金属“盖”，从而破坏密封质量、降低性能。

）

9.卤化合物

请勿在卤素气体环境下使用产品。

即使少量的卤素气体，比如在空气中的氯气，对封装所用金属部件，都可能产生腐蚀。

同时，请勿使用任何会释放出卤素气体的树脂。

石英振荡电路主要由IC、石英谐振器（简称：

晶体）X’TAL、电阻、PCB等组成，在实际应用中的线路原理图如下：

石英晶体振荡器的分类：

①普通晶体振荡（SPXO），可产生10^（-5）～10^（-4）量级的频率精度，标准频率1—100MHZ，频率稳定度是±100ppm。

SPXO没有采用任何温度频率补偿措施，价格低廉，通常用作微处理器的时钟器件。

不施以温度控制及温度补偿的石英振荡器。

频率温度特性依靠石英振荡晶体本身的稳定性。

　②电压控制式晶体振荡器（VCXO），其精度是10^（-6）～10^（-5）量级，频率范围1~30MHz。

低容差振荡器的频率稳定度是±50ppm。

通常用于锁相环路。

控制外来的电压，使输出频率能够变化或调变的石英振荡器。

③温度补偿式晶体振荡（TCXO），采用温度敏感器件进行温度频率补偿，频率精度达到10^（-7）～10^（-6）量级，频率范围1—60MHz，频率稳定度为±0.1～±2.5ppm，如果您需要使您的设备即开即用且要求高稳定度，您就必须选用它，如果要求稳定度在0.5ppm以上，则需选择数字温度补偿晶体振荡器（MCXO或DTCXO）,它通常用于手持电话、蜂窝电话、双向无线通信设备等。

附加温度补偿回路，减少其频率因周围温度变动而变化之石英振荡器。

④恒温控制式晶体振荡（OCXO），它是利用恒温槽使晶体振荡器或石英晶体振子的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振荡器。

在OCXO中，有的只将石英晶体振子置于恒温槽中，有的是将石英晶体振子和有关重要元器件置于恒温槽中，还有的将石英晶体振子置于内部的恒温槽中，而将振荡电路置于外部的恒温槽中进行温度补偿，实行双重恒温槽控制法。

利用比例控制的恒温槽能把晶体的温度稳定度提高到5000倍以上，使振荡器频率稳定度至少保持在1×10－9。

OCXO主要用于移动通信基地站、国防、导航、频率计数器、频谱和网络分析仪等设备、仪表中。

以恒温槽保持石英振荡器或石英振荡晶体在一定温度，控制其输出频率在周围温度下也能保持极小变化量之石英振荡器。

石英晶体振荡器的主要参数

1、频率偏差

晶体振荡器实际频率在一定工作条件下与标准频率的偏差。

2、频率温度偏差

晶体振荡器是一定工作温度下频率的变化特性。

3、频率总偏差

在规定工作条件范围内频率允许偏差满足要求，频率总偏差包括频度偏差，频率温度偏差，电压频率变化，负载变化，老化等。

对于频率稳定度要求±20ppm或以上的应用，可使用普通无补偿的晶体振荡器。

对于成于±1至±10ppm的稳定度，应该考虑TCXO。

对于低于±1ppm的稳定度，应该考虑OCXO。

4、电源和负载

晶体振荡器的频率稳定性亦受到振荡器电源电压变动以及振荡器负载变动的影响。

一般考虑为+/-5%或+/-10%。

5、输出波形

晶体振荡器有CMOS、TTL、CMOS/TTL兼容、PECL和正弦波输出。

6、起动时间

晶体振器从起动到稳定输出的时间，用ms表示。

7、上升时间/下降时间

波形前沿/后沿在两规定电平之间变化的时间间隔，两个电平可以是VOL和VOI两个逻辑电平或是其最大幅度的10%和90%（VHT-VLO）

VOL——低电平输出电压；

VOH——高电平输出电压；

VHI——脉冲波形的高电平电压；

VLO——脉冲波形的低电平电压。

8、三态输出tri-stateoutput

允许或不允许使用输入控制信号的输出状态。

不允许方式下，门的输出阻抗置为高阻，允许测试信号加到紧接的下一个状态。

9、对称性（占空比）

输出电压达到规定电平之上用的时间t1与输出电压达到该规定电平以下用的时间t2之比，用占信号整个周期的百分数表示。

规定电平可以是VOL和VOH之间的算术平均值或幅度峰—峰值的50%。

比值表示为：

DUTY=t1/（t1+t2）

10、电压调谐与频率变化

VCXO的频率偏移值同加在其调谐电路上的控制电压的大小有关。

VCXO标称频率对应的调谐电压规定为VCC（电源电压）的一半。

VCC为5V的VCXO，控制电压为2.5V时就产生中心频率。

控制电压为（0.5～4.5）V的VCXO，其频率变化曲线的斜率为正。

也就是说，当控制电压从2.5V上升为4.5V时，振荡器的频率将增大；当控制电压从2.5V降为0.5V时，振荡器的频率将减小。

振荡器的频率随控制电压变化的特性，往往用调谐灵敏度这一物理量来描述。

调谐灵敏度用单位ppm/V表示。

如果VCXO的牵引度为±100ppm，控制电压范围为（0.5～4.5）V，则其调谐灵敏度等于50ppm/V。

11、电磁干扰

对于要求特殊EMI兼容的应用，EMI是另一个要优先考虑的问题。

除了采用合适的PCB母板布局技术，重要的是选择可提供辐射量最小的时钟振荡器。

一般来说，具有较慢上升/下降时间的振荡器呈现较好的EMI特性。

PECL型振荡器通常具有最好的总噪声抑制，甚至在10至100MHz的较低频率下，PECL型也比其它型的振荡器略胜一筹。

12、老化率

在恒定的环境条件下测量振荡器频率时，振荡器频率和时间之间的关系。

这种长期频率漂移是由晶体元件和振荡器电路元件的缓慢变化造成的，规定的时限内最大的总频率变化（如：

±5ppm/每年）来表示。

13、相位噪声

相位噪声：

相位噪声是频率域的概念，在某一给定偏移频率处的dBc/Hz值，其中dBc是以dB为单位的该频率处功率与总功率的比值。

一个振荡器在某一偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与信号的总功率比值。

在频域测量获得的相位噪声是短期稳定度的真实量度。

振荡器的相位噪声在远离中心频率的频率下有所改善。

TCXO和OCXO振荡器以及其它利用基波或谐波方式的晶体振荡器具有良好的相位噪声性能。

采用锁相环倍频器产生输出频率的振荡器比不采用锁相环技术的振荡器一般呈现较差的相位噪声性能。

14、抖动

抖动与相位噪声相关，但是它在时域下测量。

抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。

以微微秒（ps）表示的抖动可用有效值或峰—峰值测出。

许多应用，例如通信网络、无线数据传输、ATM和SONET要求必需满足严格的抖动指标。

需要密切注意在这些系统中应用的振荡器的抖动和相位噪声特性。

（1）周期抖动（periodjitter）

　　测量实时波形中每个时钟和数据的周期的宽度。

这是最早最直接的一种测量抖动的方式。

这一指标说明了时钟信号每个周期的变化。

（2）周期间抖动（cycle-cyclejitter）

测量任意两个相邻时钟或数据的周期宽度的变动有多大，通过对周期抖动应用一阶差分运算，可以得到周期间抖动。

这个指标在分析琐相环性质的时候具有明显的意义。

晶体振荡器使用注意事项：

所有晶体振荡器和实时时钟模块都以CMOSIC形式提供。

请注意下列要点。

1.静电

尽管电路中提供了一个抗静电保护电路，执行级别的静电仍可能损坏该IC电路。

请为容器和封装材料选择导电材料。

在处理的时候，请使用电焊枪和无高电压泄漏的测量电路，并进行接地操作。

2.噪音

在电源或输入端上施加执行级别的不相干噪音，可能导致会引发功能失常或击穿的闭门或杂散现象。

为了维持稳定运行，在接近晶体产品的电源输入端处（在VCC-GND之间）添加一个具有高于0.1μF的电容。

请不要允许任何产生高级别噪音的设备存在于晶体振荡电路周围。

3.电源线路

电源的线路阻抗应尽可能低。

4.输出负载

建议将输出负载安装在尽可能靠近振荡器的地方（在20mm范围之间）。

5.未用输入终端的处理

未用针脚可能会引起噪声响应，从而导致非正常工作。

同时，当P通道和N通道都处于打开时，电源功率消耗也会增加；因此，请将未用输入终端连接到VCC或GND。

6.热影响

重复的温度巨大变化可能会降低受损害的晶体单元的产品特性，并导致塑料封装里的线路击穿。

必须避免这种情况。

7.安装方向

振荡器的不正确安装会导致故障以及崩溃，因此安装时，请检查安装方向是否正确。

8.通电

不建议从中间电位和/或极快速通电，否则会导致无法产生振荡和/或非正常工作。

电容匹配原理：

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。

是晶振要正常振荡所需要的电容。

一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。

要求高的场合还要考虑IC芯片输入端的对地电容。

应用时一般在给出负载电容值附近调整即可得到精确频率。

此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。

晶振引脚的内部通常是一个反相器，或者是奇数个反相器串联。

在晶振输出引脚XO和晶振输入引脚XI之间用一个电阻连接，对于CMOS芯片通常是数M到数十M欧之间。

很多芯片的引脚内部已经包含了这个电阻，引脚外部就不用接了。

这个电阻是为了使反相器在振荡初始时处于线性状态，反相器就如同一个有很大增益的放大器，以便于起振。

石英晶体也连接在反相器引脚的输入和输出之间，等效为一个并联谐振回路，振荡频率应该是石英晶体的并联谐振频率。

晶体旁边的两个电容接地，实际上就是电容三点式电路的分压电容，接地点就是分压点。

以接地点即分压点为参考点，振荡引脚的输入和输出是反相的，但从并联谐振回路即石英晶体两端来看，形成一个正反馈以保证电路持续振荡。

虽然外接电容值是固定的，但IC、三极管和PCB的分布电容会因加工工艺而做成差异。

常见的反相器振荡电路设计，其等效负载可用:

CL={C1C2/（C1+C2）}+CS+CIC

CS:

PCBA的分布电容（手机板1～2PF,其它电路板＞2～3PF）

CIC:

IC的输入/输出电容

在许可的范围内，C1,C2值越低越好，C值偏大虽有利于振荡器稳定，但会增加起振时间，但C值过小，振荡器的稳定性将变差。

应使C2值大于C1值，这样可使上电时，加快晶体起振。

一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高

负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。

负载频率不同决定振荡器的振荡频率不同。

标称频率相同的晶振，负载电容不一定相同。

因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：

另一个为并联揩振晶振的高负载电容晶振。

所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。

晶振旁的电阻（并联与串联）

一份电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。

晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。

和晶振串联的电阻常用来预防晶振被过分驱动。

晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drivelevel调整用。

用来调整drivelevel和发振余裕度。

Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?

电阻的作用是将电路内部的反向器加一个反馈回路，形成放大器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由于晶体的Q值非常高，因此电阻在很大的范围变化都不会影响输出频率。

过去，曾经试验此电路的稳定性时，试过从100K～20M都可以正常启振，但会影响脉宽比的。

晶体的Q值非常高,Q值是什么意思呢？

晶体的串联等效阻抗是Ze=Re+jXe,Re<<|jXe|,晶体一般等效于一个Q很高很高的电感，相当于电感的导线电阻很小很小。

Q一般达到10^-4量级。

避免信号太强打坏晶体的。

电阻一般比较大，一般是几百K。

串进去的电阻是用来限制振荡幅度的，并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右，主要用与微调频率和波形，并影响幅度，并进去的电阻就要看ICspec了，有的是用来反馈的，有的是为过EMI的对策，可是转化为并联等效阻抗后，Re越小，Rp就越大，这是有现成的公式的。

晶体的等效Rp很大很大。

外面并的电阻是并到这个Rp上的，于是，降低了Rp值-----＞增大了Re-----＞降低了Q

振荡电路的负性阻抗（-R）：

这个条件会随应用频率和应用环境而改变。

当振荡电路的-R越大时，振荡电路越容易起振。

建议用下标准作为设计指引:

–R|=gm/【ω2×（C1×C2）】设计基频振荡器，|–R|>谐振器最大规格电阻的10倍；设计泛音振荡器，|–R|>谐振器最大规格电阻的5倍。

改善负阻的有效方法：

1.减小C1*C2；2.选择gm大的IC；3.增加振荡电流，缺点增加了功耗；4.先用较小电阻的晶振。

驱动频率：

石英谐振器是压电器件，AT切谐振器在工作中会因应电讯号而产生微细的机械变形。

机械变形的幅度随驱动功率增加。

若驱动功率不受制时，当机械变形大于石英材料弹性能承受时，振子便会破裂损毁。

在设计振荡电路时应控制驱动功率，特别是涉及异步通讯的应用中，尽可能将驱动功率控制在10-100uW之间。

激励电平的选择和控制：

石英谐振器的激励电平用电流表示时，一般取70~100uA为佳；用激励功率表示时，一般取1~100uW为佳。

激励电平的大小直接影响石英谐振器的性能，所以电路设计者一定要严格控制石英谐振器在规定的激励电平下工作，以便充分发挥石英谐振器的特点，一般来讲，激励电平偏小对于长温有利，激励电平稍大对于短温有利。

激励电平太大，石英片振动强，振动区域温度升高，石英片内产生温度梯度，会使频率稳定度降低；

激励电平过大，由于机械形变超过弹性限度而引起永久性的晶格位移，使频率产生永久性的变化，甚至有时会把石英片振坏；

激励电平过大，会使等效电阻增加，Q值下降，电阻温度特性和频率温度特性变得不规则；

激励电平过大，容易激起寄生振动，同时还会使老化变大。

激励电平太低也会使信噪比变小而影响短期稳定度，

激励电平太低，谐振器不易起振，影响工作的温定和可靠性。

所以谐振器使用者应根据不同的要求严格控制激励电平；更不能为了增大输出而随意提高激励电平。

失效分析：

失效主要指电路停振无CLK产生；或频率严重偏离造成CLK不能正常为周边电路所用；或在有效使用温度范围内会发生CLK无输出或偏离使用要求。

或石英晶体元器件失效而造成整机的失效。

失效大致可分为三类：

1、整机电路设计原因造成失效：

电路设计失效主要指电路设计中因考虑欠周导致-R过低引起停振，频率偏离目标等，造成与晶体负载电容失配问题。

2、PCB组装制造工艺原因造成失效：

由于现代产品结构越来越小，元器件也越来越小，对组装过程的焊接工艺要求也越来越高，特别无铅化制程的导入，都给组装工艺带来困难，稍有不慎都会造成接触不良或局部短路、开路现象，以至产品失效。

3、采购参数错误造成的失效：

由于晶体元器件是一个频率控制元件，具有一定的专用性和特殊性，任何订货指标参数的错误都会造成使用者的困惑。

一、晶振不起振问题归纳

1、物料参数选型错误导致晶振不起振

例如：

某MCU需要匹配6PF的32.768KHz，结果选用12.5PF的，导致不起振。

解决办法：

更换符合要求的规格型号。

必要时请与MCU原厂或者我们确认。

2、内部水晶片破裂或损坏导致不起振

运输过程中损坏、或者使用过程中跌落、撞击等因素造成晶振内部水晶片损坏，从而导致晶振不起振。

解决办法：

更换好的晶振。

平时需要注意的是：

运输过程中要用泡沫包厚一些，避免中途损坏；制程过程中避免跌落、重压、撞击等，一旦有以上情况发生禁止再使用。

3、振荡电路不匹配导致晶振不起振

影响振荡电路的三个指标：

频率误差、负性阻抗、激励电平。

频率误差太大，导致实际频率偏移标称频率从而引起晶振不起振。

解决办法：

选择合适的PPM值的产品。

负性阻抗过大太小都会导致晶振不起振。

解决办法：

负性阻抗过大，可以将晶振外接电容Cd和Cg的值调大来降低负性阻抗；负性阻抗太小，则可以将晶振外接电容Cd和Cg的值调小来增大负性阻抗。

一般而言，负性阻抗值应满足不少于晶振标称最大阻抗3-5倍。

激励电平过大或者过小也将会导致晶振不起振

解决办法：

通过调整电路中的Rd的大小来调节振荡电路对晶振输出的激励电平。

一般而言，激励电平越小越好，处理功耗低之外，还跟振荡电路的稳定性和晶振的使用寿命有关。

4、晶振内部水晶片上附有杂质或者尘埃等也会导致