AD中文资料.docx

AD中文资料.docx

《AD中文资料.docx》由会员分享，可在线阅读，更多相关《AD中文资料.docx（28页珍藏版）》请在冰豆网上搜索。

AD中文资料

特征

窄带动态范围>72db

电压范围2.3~5.5v

输出频率最高37.5MHz

正弦波、三角波输出

内载比较器

3线串行接口

温度支持范围-40℃~105℃

低耗选择功能

能耗3V能耗20mW

20脚封装

应用

脉冲激励、波形发生

频率相位调谐和调制

低功率检波器和通信系统

液体和气体流测量

感应应用：

近距离、运动、缺陷检波

临床医学设备

基本描述

Ad9834是一款能产生高质量正弦波和三角波的低功耗DDS芯片。

它内部载有比较器能产生方波用来产生脉冲信号。

Ad9834在3v时只有20mW的功耗，对功耗要求高的来说是一个较好的选择。

提供了相位调制和脉冲调制的功能。

有28位的频率寄存器；75Mhz的时钟频率，分辨率为0.28Hz，1MHz时为0.004Hz。

频率和相位调制由存储寄存器决定，可以通过软件或fselect和pselest脚操作串行口或修改存储器。

AD9834用三个串口写入数据。

串口的操作时钟频率最高达到40MHz，并且有DSP和微控制器标准兼容。

芯片的电压允许范围为2.3v~5.5v。

数字与模拟部分是独立的，而且能在不同电压上运行，例如avdd用5v电压与dvdd用3v电压时形同的。

Ad9834有断电针脚，可以控制进入断电模式，芯片中未用的部分可以给其断电来减小功耗。

例如：

当输出波形时DAC可以关闭。

芯片是20脚封装

特点………………………………………………….1

应用………………………………………………….1

概述………………………………………………….1

原理框图……………………………………..1

修订…………………………………………………..3

说明………………………………………………….4

时序参数…………………………………....6

各最大额定值……………………………………7

防静电警告………………………..........7

内部结构和功能描述………………………..8

典型表现值………………………………………10

专业术语解释……………….………………...14

操作原理………………………………………….15

电路描述………………………………………..16

数控振荡器正相调制……………….16

Sinrom………………………………………16

DA转换……………………………………..16

比较器………………………………………16

校时器………………………………………17

输出电压一致性………………………17

功能描述………………………………………..18

串行接口………………………………….18

AD9834带电特性…………………….18

时序周期。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

18

修订（略）

控制寄存器。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

18

频率和香味寄存器。

。

。

。

。

。

。

。

。

。

。

20

写入频率寄存器。

。

。

。

。

。

。

。

。

。

。

。

。

21

写入相位寄存器。

。

。

。

。

。

。

。

。

。

。

。

。

21

复位功能。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

21

睡眠功能。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

21

符号位输出脚。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

22

IOUT和IOUTB脚。

。

。

。

。

。

。

。

。

。

。

。

22

应用信息。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

23

接地和布局。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

26

与微处理器的连接。

。

。

。

。

。

。

。

。

。

。

。

。

。

27与ADSP-21xx相。

。

。

。

。

。

。

。

。

。

。

27与68HC11、68L11相连。

。

。

。

。

。

27与80C51、80L51相连。

。

。

。

。

。

。

28与DSP56002相连。

。

。

。

。

。

。

。

。

。

。

。

28

开发板。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

29系统开发平台。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

29

AD9834与SPORT连接。

。

。

。

。

。

。

。

29

XOvs.ExternalClock。

。

。

。

。

。

。

。

。

。

29

电源。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

29

开发板电路图。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

30开发板PCB。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

32

外形尺寸。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

35

型号索引。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

。

35

参数说明

VDD=2.3v~5.5vAGND=DGND=0v,Ta=TmintoTmax,Rset=6.8kΩRload=200Ω

Parameter

最小

典型值

最大

单位

测试条件/注释

信号DA转换规范

分辨率

10

Bits

转换率

75

MSPS

最大输出电流

3.0

mA

最大输出电压

0.6

mV

最小输出电压

30

mV

输出一致

0.8

v

DC精确度

非线性积分

±1

LSB

非线性微分

±0.5

LSB

DDS技术说明

动态技术要求

信噪比

55

60

dB

Fmclk=75MHzFout=Fmclk/4096

总谐波失真

-66

-56

dBc

Fmclk=75MHzFout=Fmclk/4096

杂散动态范围

带宽

-60

-56

dBc

Fmclk=75MHzFout=Fmclk/75

窄带（±200kHz）

B类

-78

-67

dBc

Fmclk=50MHzFout=Fmclk/50

C类

-74

-65

dBc

Fmclk=75MHzFout=Fmclk/75

Clockfeedthrough

-50

dBc

唤醒时间

1

ms

比较器

输入电压范围

1

内部交流耦合

输入电容

10

pF

输入高通滤波器截止频率

4

MHz

输入直流电阻

输入漏电流

10

uA

输出缓冲器

输出上升沿、下降沿时间

12

ns

用15pF的负载

3MHz正弦波0.6Vp-p

输出抖动

120

psrms

参考电压

内部

1.12

1.18

1.24

V

输出阻抗

1

kΩ

参考温度系数

100

ppm/°C

逻辑输入值

最高输入电压,VINH

1.7

V

2.3~2.7V电源

2.0

V

2.7~3.6V电源

2.8

4.5~5.5V电源

输入最低电压VINL

0.6

V

2.3~2.7V电源

0.7

V

2.7~3.6V电源

0.8

V

4.5~5.5V电源

输入电流IINH、IINL

10

uA

输入电容CIN

3

pF

电源

AVDD

2.3

5.5

V

f=75MHz,f=f/4096

DVDD

2.3

535

IAA

3.8

5

mA

IDD

B类

2.0

3

mA

IDD与编码相关

C类

2.7

3.7

mA

IDD与编码相关

IAA+IDD

B类

5.8

8

mA

C类

6.5

8.7

mA

低功耗睡眠模式

B类

0.5

mA

DA转换关闭MCLK运行

C类

0.6

mA

DA转换关闭MCLK运行

时序参数

DDVD=2.3V~5.5VAGND=DGND=0V除特殊标注

表2

参数

限制域TMIN~TMAX

单位

测试条件/注释

t1

20/13.3

nsmin

MCLK周期：

50MHZ/75MHZ

t2

8/6

nsmin

MCLK正脉宽：

50MHz/75MHZ

t3

8/6

nsmin

MCLK负脉宽：

50MHz/75MHz

t4

25

nsmin

SCLK周期

t5

10

nsmin

SCLK正脉宽

t6

10

nsmin

SCLK负脉宽

t7

5

nsmin

FSYNC->SCLK下降沿建立时间

t8MIN

10

nsmin

FSYNC->SCLK维持时间

t8MAX

t4-5

nsmax

t9

5

nsmin

数据建立时间

t10

3

nsmin

数据维持时间

t11

8

nsmin

FSELECT,FSELECT在MCLK下降沿来之前的建立时间

rt11A

8

nsmin

FSELECT,FSELECT在MCLK下降沿来之后的建立时间

t12

5

nsmin

SCLK的正脉宽开始到FSYNC下降沿的建立时间

此为理论设计值非产品检测值

最大额定值

TA=25℃除特殊标注外

表3

参数

额定值

AVDD（AGND）

-0.3V~+6V

DVDD（DGND）

-0.3V~+6V

AVDD（DVDD）

-0.3V~+0.3V

AGND（DGND）

-0.3V~+0.3V

CAP/2.5V

2.75V

数字IO电压（DGND）

-0.3V~DVDD+0.3V

模拟IO电压（AGND）

-0.3V~AVDD+0.3V

工作温度范围

-40℃~105℃

贮存温度范围

-65℃~150℃

最大节点温度

150℃

TSSOP封装

?

JA热阻抗

143℃/W

?

JC热阻抗

45℃/W

锡焊最大温度（10sec）

300℃

IR回流,峰值温度

220℃

回流锡焊（Pb-Free）

峰值温度

260℃

峰值温度持续时间

10秒~40秒

上表所列在最大额定值下的强调可能引起对芯片的永久损害。

这只是额定值，在这些或其他条件下通过技术要求中的操作部分指示，芯片的函数运算并没有指明。

长时间工作在最大额定值下可能会影响芯片的可靠性。

静电警告

充电设备和电路板在没有检波下可能放电，尽管产品的功能特点能保护电路，但是在芯片上能发生强大能量的静电流。

然而正常的静电预防能够避免性能下降或丢失功能。

针脚结构和功能描述

针脚号

针脚定义

功能描述

1

FSADJUST

全面调控。

在此脚与AGND有个电阻RSET。

这决定了整个DA转换的电流的幅度。

电流和RSET的关系：

IOUTFULLSCALE=18*FSADJUST/RSET

FSADJUST=1.15V（额定）,REST=6.8kΩ（典型值）

2

REFOUT

输出参考电压。

芯片内已有一个1.2V的电压参考值

3

COMP

DA转换偏压。

用来耦合偏置电压

17

VIN

比较器输入端。

比较器能够由正弦波DA转换的输出产生方波。

在接入比较器之前DA的输出应适当滤波以减小抖动。

当置位OPBITEN和SIGN/PIB寄存器以置1，比较器输入接VIN

19，20

IOUT

IOUTB

电流输出。

这是一个高阻抗电流源。

像200Ω电阻接于IOUT和AGND之间。

IOUTB应该在AGND之间接200的外部电阻，也可直接接AGND，建议在AGND间接个20pF电容防止时钟馈通

电源

4

AVDD

模拟部分正极电源。

范围2.3V~5.5V，在AVDD和AGND之间应加一个0.1uF的去耦电容。

5

DVDD

为数字部分提供电源。

DVDD的电压范围2.3V到5.5V，在DVDD和DGND之间加一个0.1uF的去耦电容。

6

CAP/2.5V

数字电路运行在2.5V下。

此电源产生于DVDD，用的是板上调节器。

这个调节器需要一个100nF的去耦电容，接在此脚和DGND间，如果DVDD<=2.7V，那么此脚应与DVDD短接。

7

DGND

数字的地

18

AGND

摸你的地

数字接口和控制

8

MCLK

数字时钟输入端。

DDS输出地频率表述为主时钟频率的二进制小数形式。

此输出地频率精确度和相位噪声由这个时钟决定

9

FSELECT

频率选择输入端。

FSELECT控制频率寄存器，FREQ0、FREQ1，这用在相位累加器。

要用的频率寄存器可以由FSELECT或FSEL位来选择。

当FSEL位选择频率寄存器时，则FSELECT接于COMS的高或低

10

PSELECT

相位选择输入端，PSELECT控制相位寄存器,PHASE0/PHASE1,增加到相位累加器的输出，要用相位寄存器时可由FSELECT脚或PSEL位来选择，当由FSEL位控制时，FSELECT脚应接在CMOS的高或低

11

RESET

激活高数字输入端。

此脚复位相应的内部寄存器置0，这相当于部分模拟输出。

RESET不会影响地址存储器。

12

SLEEP

激活高位数字输入端，当此脚置高，DA转换关闭。

此脚一样有控制SLEEP12位的功能。

13

SDATA

数据串口输入端。

16位数据由此输入

14

SCLK

串行时钟输入。

SCLK的每个下降沿就将一位输入AD9834

15

FSYNC

激活地位控制输入端。

此为输入数据的帧同步信号。

当FSYNC拉低，内部逻辑电路就会告知芯片一位新的字节进入了

16

SIGNBIT

OUT

逻辑输出。

此脚可以输出比较器的输出，也可输出来自NCO的MSB，在寄存器置位POPBITEN可以使能此脚，DIGN/PIB为决定是比较器输出还是来自NCO的MSB输出。

典型的性能参数

专业术语

非线性积分（INL）

INL是编码从线性通过传递函数端点时的最大偏差。

传递函数的端点是0时，第一个编码转换后有0.5LSB，全1时，有0.5LSB高于最后的编码转换。

偏差用LSB表示。

非线性微分（DNL）

DNL是在DA转换中两个相邻的编码其测量值和理想值有1LSB的差分。

为确保单一性规定只有±1的LSB

输出一致性

输出一致性要参考在技术要求参数下DA转换的输出达到的最大电压值。

当产生的电压大于输出一致性的要求，AD9834可能与datasheet上的说明不一致。

无杂散动态范围（SFDR）

除了你要的波频率，基次谐波频率和这些频率的映射，都会由DDS芯片输出。

SFDR要参考出现在所需频段的最大激励或者谐波。

SFDR的带宽给出了大多谐波的幅度或在0~奈奎斯特带宽中与基次谐波幅度相关的激励。

窄带SFDR给出了在±200KHz带宽的基频中大多激励或谐波的衰减。

总谐波失真（THD）

THD是谐波的均方根和基波均方根的比值。

对于AD9834其定义为

V1是基波的均方根幅度，V2、V3、V4、V5、V6是二次谐波到六次谐波的均方根幅度。

信噪比（SNR）

SNR是输出测定信号均方根与其他低于奈奎斯特频率的普分量和的均方根之比。

SNR的值用分贝表示。

馈通时钟

在MCLK的输入和模拟输出之间有馈通。

馈通时钟是参考了在AD9834中关于在输出频谱中基频的MCLK的信号幅度。

操作原理

正弦波是思考一些术语的典型实例，它的幅度表达式a（t）=sin（ωt）.然而，这些都是非线性的不容易产生，除非通过分段方式。

另一方面，角的相关信息本身是线性的，也可以说，相位角通过一个定角的经过一定时间旋转变化。

角速度由信号的频率决定，公式ω=2πf。

众所周知正弦波的相位是线性的并且给出了参考的时间间隔（时钟周期），相位的变化由哪个周期就决定了。

ΔPhase=ωΔt

则ω为ω=ΔPhase/Δt=2πf

用时钟频率取代时钟周期

那么f为f=ΔPhase×f/2π

AD9834基于此一次方程确定输出。

一个简单的DDS芯片用三个分分支电路就能实现这个方程：

数字控制振荡器+相位调制器，SINROM，和DAC。

每一个分支电路在电路描述部分阐述了。

电路描述

AD9834是集成的DDS芯片，芯片需要一个基准时钟，一个低阻值的精密电阻，八个去耦电容能够产生37.5MHz的数字正弦波。

除了能产生检波信号还具有较多宽范围简单和复杂的调制模式。

这些调制方式完全实现于数字领域，用DSP技术精确简单的实现复合调制算法。

A9834的内部电路包括以下主要部分：

数控振荡器（NOC），频率相位调制器，SINROM，一个DAC，一个比较器和一个整时器。

数控振荡器加相位调制器

这个包括两个频率选择寄存器，一个相位累加器，两个相位偏移寄存器，和一个相位偏移加法器。

主要的NCO元件是一个28位的相位累加器。

连续时间信号的相位从0πto2π。

超出此范围的数，正弦函数会周期重复。

数字信号也是如此。

累加器简单的把0πto2π的书变为数字的。

AD9834中的相位累加器用28位实现。

在AD9834里2π=228。

同样的的，相位的变化范围为0<ΔPhase<228–1。

将其带入以前的一个方程

f=ΔPhase×f/2280<ΔPhase<2?

1.

相位累加器的输入由FREQ0或FREQ1选择，并且由FSELECT脚或FSEL位控制。

NCOs能够产生连续相位的性质，这为了避免频率转换时造成的不连续。

在NCO之后，12位的相位寄存器完成相位偏移。

其中一个相位寄存器的任务是加载NCO的MSBs。

AD9834有两个相位寄存器，这两个寄存器的分辨率为2π/4096。

SINROM

让NCO的输出能够使用，它必须完成从相位信息到正弦值的转化。

相位信息直接映射成幅度；SINROM把数字相位信息作为查表的地址，并把相位信息转换成幅度。

尽管NCO包含了28位的相位累加器，但是NCO的输出被减为12位。

用相位累加器的最大分辨率也是不现实和多余的，因为它需要228查表入口。

它必需要足够的相位分辨率，否则回因小于10位的DAC而出错。

这就需要SIN至少比10位的DAC多两位的分辨率。

SINROM可以用控制寄存器的OPBITEN和MODE位使能。

在表18有详细介绍。

DAC

A9834包含一个高阻抗电流源10位DAC能够驱动很大范围的负载。

总的输出电流能够调整为最大功率，外部负载用一个单精度外部电阻（REST）。

DAC可以配置为任何一个单端或差分操作。

IOUT和IOUTB可以通过等值电阻连接到地，来提高双向输出电压。

负载电阻任何一个值都是可以的，只要它不超过电压的一致性范围。

因为总电流由REST控制，调节REST可以平衡因改变负载电阻的变动。

比较器

AD9834可以用来发生合成的数字时钟信号。

这是用板上能把DAC的正弦信号转换成方波的自偏置比较器。

在施加到比较器输入之前，DAC的输出可以由外部滤波。

比较器的参考电压是信号施加电压的时间平均值。

比较器能接受大概在100mVp-pto1Vp-p范围内的信号。

因为比较器的输入时交流耦合的，在作为过零检测器操作时，它必需需要最小值为为3MHz（典型值）的输入频率。

比较器的输出为幅度从0V到DVDD的方波。

AD9834输出地抽样信号符合奈奎斯特抽样定理。

就是，它的输出频谱包括基波加其他在发生多种参考时钟频率和选择输出频率时的噪声。

抽样频谱的图示和噪声在图28有阐释。

噪声的重要性是它由ft和MCLK的比值决定。

如果比值较小，噪声是很显着的，而且有印出量化的DAC输出由sin（x）/x做决定的相对较高的能级。

事实上根据f和基准时钟的信号关系，第一个噪声和基波的-3dB相似。

低通滤波器一般放在DAC的输出和比较器的输入之间去更大抑制噪声的影响。

选择输出频率和基准时钟的关系是必须考虑的，这可避免不想要的输出异常。

把AD9834作为时钟发生器应用，必须限制输出频率小于基准时钟的33%，为了避免产生输出频段范围内或其周围频率的噪声。

这些是为了降低时钟发生器系统的外部滤波需求的发杂度或成本。

参考AN-837说明书获取更多的信息。

要使能比较器，把控制寄存器的SIGN/PIB位和OPBITEN位置1.这在表17有更详细的介绍。

调节器

AD9834的模拟和数字部分的电源是分立的。

AVDD为模拟部分提供电源，DVDD为数字部分提供电源。

这两种电源的范围都是2.3V~5.5V而且相互独立。

例如模拟电源可以是5V而数字电源是3V,反过来也可以。

AD9834的内部数字部分是在2.5V下运行。

板上的调节器在DVDD到2.5V的电源不能工作。

AD9834的数字接口也是在DVDD下运行的。

AD9834为了与2.5V兼容把这些数字信号平移了。

给DVDD提供的电压等于或小于2.7V时，CAP/2.5V和DVDD脚音高连在一起，这样可以板上的调节器变为旁路。

输出电压一致性

AD9834又一个最大电流密度，用REST设置，为4mA。

最大输出电压为VDD~1.5V。

这确保了内部开关的输出一致性不会改变，和部分频谱性质不被影响。

电源电压最小2.3v时最大输入电压为0.8V。

按表1的说明要保证REST6.8kΩ、RLOAD为200Ω。

功能描述

串行接口

AD9834有个标准的三线串行接口，可以兼容SPI，QSPI，MICRWIRE和DSP标准接口。

数据在SCLK的控制下以16位字符输入芯片。

在Figure5中给出了时序操作。

AD9834的程序实例和芯片参考AN-1070ApplicationNote.

FSYNC输入时电平触发输入，作为帧同步和芯片使能。

当FSYNC为低电平时，数据就传到到芯片。

串行数据的传送需FSNC变为低电平，要注意到FSYNC到SCLK的下降沿的最小建立时间。

在FSYNC变低后，串行数据的每一位数据在SCLK的下降沿就移入输入移位寄存器，这样传输16次。

FSYNC可以在16个下降沿后置高。

这也要注意SCLK的下降沿到FSYNC上升沿的家最小时间。

在整个16为数据传输中保持拉低然后在最后传输完后置高。

这种方法当FSYNC为低时，一个连续的16位数据就输入到片子中。

只需在16个SCLK的下降沿最后一个字符完成输入后把FSYNC置高。

SCLK可以是连续的，同样SCLK在运算时保持高或低，但在FSYNC变低后SCLK必须高。

驱动AD9834

在下面的图表Fingure31展示了AD9834的运行实例。

AD9834上电后，这部分要复位。

复位会使内部寄存器变0来土工模拟的半值输出。

为避免在AD9834初始化DAC输出失真，RESET位/脚应该置1直到这部分准备产生输出信号。

RESET不会重置相位，频率和控制寄存器。

这些寄存器包含无效数据，然而这需用户设置一个已知的数据。

在开始产生输出时RESET位/脚稍后应该设为0。

在RESET设为0后经过MCLK的8个循环数据就会在DAC的输出中。

执行周期

执行周期与每一次运算联系。

当FSELECT和PSELECT脚的值发生变化，就会在控制写入选择的寄存器前有个流水式的延时。

当遇到t和t的时序规范FSELECT和PSELECT有个8个MCLK周期时间。

如果没有遇到这个时间只是一个MCLK周期时间。

同样每个同步写操作也有个延时。

一个选择的频率/相位寄存器写入一个新的字节，在模拟输出改变前有个8~9个MCLK的周期时间延时。

有个不确定的MCLK周期时间，因为它取决于再数据写入目的寄存器是MCLK上升沿的位置。

REST和SLEEP功能的负跳变是在内部MCLK的下降沿取样