数字电路温习题型填空.docx
- 文档编号:27159067
- 上传时间:2023-06-27
- 格式:DOCX
- 页数:19
- 大小:105KB
数字电路温习题型填空.docx
《数字电路温习题型填空.docx》由会员分享,可在线阅读,更多相关《数字电路温习题型填空.docx(19页珍藏版)》请在冰豆网上搜索。
数字电路温习题型填空
数字电路填空题练习与温习题
填空题1
1、数字逻辑电路中,逻辑函数的经常使用表示方式有、、、、。
二、一个四输入与非门,其输出为0的输入变量取值组合有种。
3、集电极开路门的英文缩写为门,工作时必需外加和。
4、关于共阳接法的发光二极管数码显示器,应采纳电平驱动的七段显示译码器。
五、寄放器依照功能不同可分为两类:
寄放器和寄放器。
六、CPLD指的是。
7、一个理想三极管开关元件,在接通状态时,接通电阻(即ce之间的电阻)为,在断开状态下,其电阻(即ce之间的电阻)为,断开与接通之间的转换时刻为。
填空题1参考答案
一、 逻辑函数表达式;真值表;逻辑图;卡诺图;波形图。
2、1。
3、OC;电源;上拉电阻。
4、低电平。
五、移位;数码。
六、复杂可编程逻辑器件。
7、0,∞;0。
填空题2
一、(.1011)2=()8=()16。
二、逻辑代数中与一般代数相似的定律有、、。
摩根定律又称为。
3、数字逻辑电路中的大体逻辑运算别离是、、。
4、半导体数码显示器的内部接法有两种形式:
共接法和共接法。
五、数字电路依照是不是有经历功能通常可分为两类:
、。
六、在电路结构上,复杂可编程逻辑门阵列CPLD是基于,现场可编程逻辑器件又是基于,具有重配置技术而无ISP概念。
填空题2参考答案
一、;。
二、互换律;分派律;结合律;反演定律。
3、与;或;非。
4、 阴;阳。
五、组合逻辑电路;时序逻辑电路。
六、乘积项;查找表;FPGA。
填空题3
一、分析数字电路的要紧工具是。
数字电路又称作。
二、逻辑代数的三个重要规那么是、、。
3、OC门称为门,多个OC门输出端并联到一路可实现功能。
4、PROM指的是,FPGA指的是,CPLD指的是。
五、数字电路中时序逻辑电路部份依照其触发器是不是有统一的时钟操纵
分为时序电路和时序电路。
六、(75)D=()B=()O=()H=()8421BCD
填空题3参考答案
一、 逻辑代数;逻辑电路。
二、代入规那么;对偶规那么;反演规那么。
3、集电极开路门;线与
4、可编程只读存储器;现场可编程逻辑门阵列;复杂可编程逻辑器件。
五、 同步;异步。
六、1001011;113;4B;01110101。
填空题4
一、在数字电路中,经常使用的计数制除十进制外,还有、、。
二、逻辑代数又称为代数。
最大体的逻辑关系有、、三种。
3、国产TTL电路相当于国际SN54/74LS系列,其中LS表示。
4、函数
,当变量的取值为或
或时,可能显现冒险现象。
五、数字逻辑电路按逻辑功能来分,一样分为电路和电路。
六、寄放器按寄放方式能够分为寄放器和寄放器。
7、一个寻址容量为16K×8的RAM需要根地址线,根数据线。
假设要扩展成32K×16的RAM,需要16K×8的RAM块。
填空题4参考答案
一、二进制;八进制;十六进制。
二、布尔;与;或;非;。
3、低功耗肖特基。
4、B=C=1;A=1,C=0;A=0,B=0。
五、组合逻辑;时序逻辑
六、数码;移位
4、14;8;4
填空题5
一、经常使用的BCD码有、、、等。
二、逻辑函数F=
+B+
D的反函数
=。
3、触发器具有两种可能的状态:
即态和
态。
当触发脉冲事后,触发器状态仍维持不变,这确实是能力。
4、组合逻辑电路的特点是。
五、时序逻辑电路按触发脉冲时刻来分,能够分为时序逻辑电路和时序逻辑电路。
六、中规模集成计数器组成任意进制计数器的方式常有和。
7、三态门常经常使用来做、、。
填空题5参考答案
一、8421BCD码;2421BCD码;5421BCD码;余三码;格雷码。
(填出1种得1分,共4分)
二、A
(C+
)。
3、0;1;经历。
4、是电路任意时刻的稳态输出仅取决于该时刻的输入信号,而与电路原先的状态无关。
五、同步;异步。
六、反馈清零法;反馈置数法。
7、多路开关;数据的双向传输;组成数据总线。
选择题5参考答案
一、D二、C3、C4、C五、D六、A7、A八、C九、B10、B
填空题6
一、数字信号的特点是在上和上都是离散的信号,其高电平和低电平经常使用和来表示。
二、逻辑函数F=
+A+B+C+D=。
3、TTL逻辑门电路输入大电阻(
),相当于接入,悬空就相当于接(填‘高电平’或‘低电平’)。
现在用万用表测得可能值应为V。
4、触发器是一种具有功能而且在触发脉冲作用下会翻转状态的电路。
触发器具有两种可能的状态:
即态和态。
五、逻辑代数中经常使用的复合逻辑运算有、、、、。
六、CPLD指的是;FPGA指的是。
上述两个器件结构中器件是基于查找表的,器件在掉电后数据可不能丢失。
7、一个四输入与非门,其输出为0的输入变量取值组合有种。
填空题6参考答案一、时刻、幅值、1、0
二、1
3、高电平;高电平;
4、维持;1,0
五、与非;或非;与或非;同或;异或
六、复杂可编程逻辑器件;现场可编程逻辑门阵列;FPGA;CPLD。
7、1
填空题7
一、(8=()2=()10=()16=()8421BCD
二、逻辑函数F=A(B+C)·1的对偶函数是。
3、一个与非门组成的大体RS触发器在正常工作时,那么它不许诺输入
=且
=的信号。
4、D触发器的特性方程是_____________,若是要用J-K触发器来实现D触发器的功能,那么J=______;K=_____。
五、触发器有个稳态,它可记录位二进制码。
假设存储一个字节的二进制信息,需要个触发器。
六、在PLD器件中,为一次编程器件;为电编程、紫外线擦除器件;是电编程、电擦写器件。
填空题7参考答案
一、;;;(0010。
二、A+BC+0。
3、0;0。
4、
;D;
五、2;1;8。
六、PROM;EPROM;E2PROM。
填空题8
一、)10=()2=()8=()16
二、在数字电路中,三极管一样工作在区和区,这称之为状态。
3、一个大体RS触发器在正常工作时,不许诺输入R=S=1的信号,因此它的约束条件是。
4、一个完整的数字系统至少应包括和两个部份。
五、寻址16K×8位容量的RAM需要根地址线,可访问个地址单元。
假设用十六进制数书写它们,应从到。
六、数字电路按逻辑功能来分包括和两大部份。
7、假设最简状态表中的状态数有10个,那么所需的状态变量数至少应为个。
填空题8参考答案
一、;;。
二、截止;饱和;开关。
3、RS=0;
4、数据处置器;操纵器。
五、14;214;0000H;3FFFH。
六、组合逻辑电路;时序逻辑电路。
7、4。
填空题9
一、(16=()2=()8=()10
=()8421BCD
二、逻辑函数经常使用的表示方式有:
、、
、、。
3、触发器有两个互补的输出端Q、
,概念触发器的1状态为,0状态为,可见触发器的状态指的是端的状态。
4、RAM指的是,在正常工作时状态信息。
五、半导体二极管在数字电路顶用做开关元件,主若是因为运用了它的重要特性。
六、TTL与非门带负载后,负载电流的流向有两种情形,一种是从外电路流入与非门,称为负载;另一种是从与非门流向外电路,称为负载,其中TTL与非门带负载的能力较强。
填空题9参考答案
一、;;;(10010101)。
二、真值表;逻辑表达式;逻辑图;波形图;卡诺图。
3、Q=1、
=0;Q=0、
=1;Q
4、随机存取存储器;任意单元可进行存/取(即读/写)操作。
五、单向导电性。
六、灌电流;拉电流;灌电流。
填空题10
一、 (01111000)8421BCD=()2=()8=()10=()16
二、触发器有个稳态,存储8位二进制信息要个触发器。
3、逻辑函数的经常使用表示方式有、、、、。
4、逻辑函数F=A⊕(A⊕B)=。
五、时序逻辑电路从触发方式(也确实是依照电路所接CP脉冲来分的)能够分
为和。
六、用中规模集成计数器组成任意进制计数器的方式有和。
7、PLD指的是。
填空题10参考答案
一、1001110;116;78;4E。
二、2;8。
3、真值表;卡诺图;波形图;逻辑图;逻辑表达式。
4、B.
五、同步时序逻辑电路;异步时序逻辑电路。
六、反馈清零法;反馈置数法。
7、可编程逻辑器件。
填空题11
1.十进制数128对应的二进制数是,对应8421BCD码是________,对应的十六进制数是________。
2.拉电流负载是门电路输出为____电平常的负载,灌电流负载是门电路输出为____电平常的负载。
3.TTL或门的多余输入端应接____电平,或与有效端。
4.D触发器的特性方程为_____________________。
5.在C=0,D=1时,函数
的值为_________。
6.触发器能将缓慢转变的非矩形脉冲变换成边沿峻峭的矩形脉冲。
填空题11参考答案
1.()2;(0000)8421BCD;(80)16;
2.高;低;
3.低;并联利用;
4.Qn+1=D;
5.1;
6.施密特;
填空题12
1.(62)10=(____)2=(__________)8421BCD码。
2.已知函数
,可知使Y=0的输入变量最小项有_个。
3.Intel2716EPROM是8位存储器,它有2K字,因此,其存储容量为KBit,其中1K=。
该存储器的地址线有根,数据线有根。
4.D触发器的特性方程为___________;
J-K触发器的特性方程为___________。
5.一个4位移位寄放器,通过个时钟脉冲CP后,4位串行输入数码
全数存入寄放器;再通过个时钟脉冲CP后可串行输出4位数码。
6.逻辑函数的表达式是唯一的。
7.输出状态不仅取决于该时刻的输入状态,还与电路原先状态有关的逻辑电路,称为__________,输出状态仅取决于该时刻输入状态的逻辑电路,称 ________。
8.TTL与非门的多余输入端应接____电平,或与有效输入端。
9.PLD的大体结构由____阵列、___阵列、输入缓冲电路和输出电路组成。
10._______存储器在断电后数据可不能丢失,而______存储器断电后将丢失数据。
二、填空题12参考答案
1.111110;01100010;
2.4;
3.16;1024;11;8。
4.Qn+1=D;;
5.4;4;
6.标准与或;
7.时序逻辑电路;组合逻辑电路;
8.高;并联利用;
9.与;或;
10.只读;随机存取。
填空题13
1.组合逻辑电路的输出状态仅取决于,而与电路原先的状态。
2.函数
=。
3.使函数
取值为1的最小项有个。
4.函数
,在C=0,D=1时,输出为Y=。
5.数据选择器是一种路输入,路输出的逻辑部件;而数据分派器那么是一种路输入,路输出的逻辑部件。
6.(____)10=(111110)2=(____)16
=(____)8=(______)8421BCD码。
7.同步时序逻辑电路中所有触发器的时钟端应。
8.三态门具有3种输出状态,它们别离、、。
9.OC门的输出端必需外接上拉。
10.TTL门的输入端悬空时相当于输入逻辑;CMOS门的多余输入端悬空。
填空题13参考答案
1.同一时刻输入信号的状态,无关;
2.1;
3.3;
4.0;
5.多,一,一,多;
6.62,3E,76,01100010;
7.连在一路;
8.低电平态,高电平态,高阻态;
9.电阻;
10.1,不能;
填空题14
1.图
(2)电路的输出为。
2.图(3)为某函数的卡诺图,
其最简与或式为,
最简与非式为。
3.图(4)中的CD=。
4.不仅考虑两个________相加,
而且还考虑来自____相加的运算电路,称为全加器。
5.数制转换:
(31)10=()2,
(1001001)2=()10。
6.图(5)为大体RS触发器,当
时,Q=,
当
时,Q=;该触发器的约束条件为。
7.CMOS门电路的闲置输入端不能,关于与门应当接到电平,关于或门应当接到电平。
8.在工作时只能读出信息,而不能写入信息;而在工作时能够存入信息,也能读出信息。
9、Intel2716EPROM是8位存储器,它有4K字,因此,其存储容量为KBit,其中1K=。
10.晶体三极管作为电子开关时,其工作状态必需为状态或状态。
填空题14参考答案
1.高阻态;2.Y=AB+C,
;3.0;
4.一名二进制数;低位的进位信号
5.11111,73;6.0,维持不变,
;7.悬空,高,低;
8.ROM,RAM;9.32,1024;10.饱和,截止;
填空题15
、将十进制数(12)10转换成二进制数是_____,转换成八进制数是______。
、JK触发器的状态方程是_____________,若是要用D触发器来实现JK触发器的功能,那么D=____。
、时序逻辑电路在结构上包括__________________和_____________两部份。
、寄放器按寄放方式不同可分为寄放器和_________寄放器。
、集电极开路门的英文缩写为OC门,
工作时必需外加和。
六、一个完整的数字系统一样包括数据处置单元和两部
填空题15参考答案
一、(1100)2;(14)8二、
;
3、组合逻辑电路;存储电路4、数码;移位
五、电源;上拉电阻。
六、操纵单元。
填空题16
一、在时刻和取值上转变的信号是模拟信号,而数字信号在时刻和取值上那么是的。
二、逻辑函数有逻辑表达式、、和卡诺图等多种表示形式。
3、任意两个逻辑最小项相与结果为,全数最小项相或结果为。
4、逻辑函数
的对偶式为,反演式为。
五、组合逻辑电路任意时刻的输出仅仅取决于A,与电路的B无关;而时序逻辑电路任意时刻的输出除与A有关外,还与B有关。
那么选项中的A是指,B是指。
六、利用共阴极接法组成的七段数码管显示数字5时,b,e段接电平,a,c,d,f,g段接电平。
7、利用四位可逆移位寄放器串行输入寄放1100,左移时第一输入数码,右移时第一输入数码。
八、与最小项
逻辑相邻的最小项有、、。
填空题16参考答案
一、持续转变;不持续转变。
2、真值表;逻辑图。
3、0;1。
4、
;
5、该时刻输入;原先状态6、低电平;高电平。
7、1;0。
8、
;
;
填空题17
、将十进制数(10)10转换成二进制数是____,转换成八进制数是____,转换成8421BCD是。
、D触发器的状态方程是_____________,若是要用J-K触发器来实现D触发器的功能,那么
______;
_____。
、时序逻辑电路按触发时钟来分要紧分为__________________和_____________。
、FPGA指的是____________,掉电后数据。
该器件应历时具有技术,无isp概念。
、TTL集成电路相较CMOS集成电路最要紧的优势是。
填空题17参考答案
一、(1010)2;(12)8;(00010000)8421BCD;
二、
;
;
3、同步时序逻辑电路;异步时序逻辑电路
4、现场可编程逻辑门阵列;丢失;重配置。
五、速度快。
填空题18
一、三极管作为开关元件,当三极管饱和时,相当于开关;当三极管截止时,相当于开关。
二、将十进制数(10)10转换成二进制数是_____,转换成八进制数是______。
3、D触发器的特点方程是___________________,若是要用J-K触发器来实现D触发器的功能,那么
______;
_____。
4、时序逻辑电路在结构上包括__________________和_____________两部份。
五、组合逻辑电路的要紧特性是____________。
填空题18参考答案
一、闭合;断开
二、(1010)2;(12)8
3、
;
;
4、组合逻辑电路;存储电路
五、任意时刻,电路的输出状态只与电路的输入有关,而与电路原状态无关。
填空题19
一、将十进制数(9)10转换成二进制数是_______,转换成八进制数是________。
二、在模拟电路中,晶体三极管要紧用作放大元件;在数字电路中,三极管要紧用作__________元件。
3、全面描述一个时序电路的功能,必需利用3个方程式,它们是_______ ___、_______________和_______________。
4、经常使用中规模集成组合逻辑电路有、、等等。
五、4个触发器最多能够组成进制的计数器。
填空题19参考答案
一、(1001)2;(11)8
二、开关
3、驱动方程;状态方程;输出方程
4、编码器;数据选择器;全加器。
五、模16
填空题20
1.在数字电路中三极管工作在饱和状态时要求be结、bc结。
二、数字电路就其结构和工作原理而言包括和两大部份。
3、图
(2)中,Qn+1=,
约束条件是;
假设A=1,B=0,那么Qn+1=;
假设A=B=0,那么Qn+1=。
4、图(3)为四路选择器逻辑电路,AB为选择信号,当AB=00,Y=;当AB=10时,Y=;假设要Y=0,那么AB=。
5、图(4)中,特性方程Qn+1=,CP有效。
在知足触发条件的情形下,当A=0时,Qn+1=;假设CP=1时,Qn+1=。
填空题20参考答案
一、正偏,正偏二、组合逻辑电路,时序逻辑电路3、
,AB=0,0,
4、C,1,11五、
,↓,
,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 温习 题型 填空