计算机组成原理实验指导书.docx
- 文档编号:27153367
- 上传时间:2023-06-27
- 格式:DOCX
- 页数:46
- 大小:759.37KB
计算机组成原理实验指导书.docx
《计算机组成原理实验指导书.docx》由会员分享,可在线阅读,更多相关《计算机组成原理实验指导书.docx(46页珍藏版)》请在冰豆网上搜索。
计算机组成原理实验指导书
计算机组成原理实验指导书
西华大学
数学与计算机科学技术实验中心编著
做单元模块实验前,务必先将CPT-A总线上短8芯扁平电缆及CPT-B上连线板全部拔离实验机。
在做实验时,根据实验说明连接相关总线。
实验系统组成
本实验机由两大部分组成,左边为实验模块部分(CPT-A),如图1,主要分布着各个实验单元和监控单元:
运算器模块、指令部件模块、存储器模块、总线传输模块、微程序模块以及启停和时序模块,用于调试和观察数据的监控模块。
实验机的右边为数据输出板(CPT-B),如图2,板上分布着24个二进制开关、若干个LED发光二极管、DIP插座,还有一块用于显示当前状况的液晶显示器。
CPT-A上的控制信号都通过2根扁平电缆连到了CPT-B上。
图1CPT-A布局图
图1CPT-B布局图
实验一算术逻辑运算单元实验
一、实验目的
1.掌握简单运算器的数据传输方式
2.掌握74LS181的功能和应用
二、实验要求
完成不待进位位算术运算,逻辑运算实验。
按照实验步骤完成实验项目,了解算术逻辑运算单元的运行过程。
三、实验说明
(一)ALU单元实验构成(如图3)
1.运算器由2片74LS181构成8位字长的ALU单元
2.2片74LS373作为2个数据锁存器(DR1、DR2),8芯插座ALU-OUT作为数据输入端,可通过短8芯扁平电缆,把数据输入端连接到数据总线上。
3.运算器的数据输出由一片74LS244(输出缓冲器)来控制,8芯插座ALU-OUT作为数据输出端,可通过短8芯扁平电缆把数据输出端连接到数据总线上。
图3算术逻辑单元布局图
图4算术逻辑单元原理图
(二)ALU单元的工作原理(如图4)
数据输入锁存器DR1的EDR1为低电平,并且D1CK有上升沿时,把来自数据总线上的数据打入锁存器DR1。
同样,使EDR2为低电平,并且D2CK有上升沿时,把来自数据总线上的数据打入锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181构成,它可以进行2个8位二进制数的算术逻辑运算,74LS181的各种工作方式可通过设置其控制信号来实现(S0、S1、S2、S3、M、CN)。
当实验者正确设置了74LS181的各个控制信号,74LS181会运算数据锁存器DR1、DR2内的数据。
由于DR1、DR2已经把数据锁存,只要74LS181的控制信号不变,那么74LS181的输出数据也不会发生改变。
输出缓冲器采用74LS244,当控制信号ALU-O为低电平时,74LS244导通,把74LS181的运算结果输出到数据总线;ALU-O为高电平时,74LS244的输出为高阻。
(三)控制信号说明
信号名称
作用
有效电平
EDR1
选通DR1寄存器
低电平有效
EDR2
选通DR2寄存器
低电平有效
D1CK
DR1寄存器工作脉冲
上升沿有效
D2CK
DR2寄存器工作脉冲
上升沿有效
S0~S3
74LS181工作方式选择
M
选择逻辑或者算术运算
CN
有无进位输入
CCK
进位寄存器的工作脉冲
上升沿有效
ALU-O
74LS181计算结果输出至总线
低电平有效
四、实验步骤
(一).逻辑或运算实验
1.把ALU-IN(8芯的盒型插座)与CPT-B板上的二进制开关单元中J1插座相连(对应二进制开关H16~H23),把ALU-OUT(8芯的盒型插座)与数据总线上的DJ2相连。
2.把D1CK和D2CK用连线连到脉冲单元的PLS1上,把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制开关(请按下表接线)
信号定义
接入开关位号
D1CK
PLS1孔
D2CK
PLS1孔
EDR1
H8孔
EDR2
H7孔
ALU-O
H6孔
CN
H5孔
M
H4孔
S3
H3孔
S2
H2孔
S1
H1孔
S0
H0孔
3.按启停单元中的运行按钮,使实验机处于运行状态。
4.二进制开关H16~H23作为数据输入,置33H(对应开关如下表)
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
0
0
1
1
0
0
1
1
33H
置各控制信号如下:
H8
H7
H6
H5
H4
H3
H2
H1
H0
EDR1
EDR26
ALU-O
CN
M
S3
S2
S1
S0
0
1
0
1
1
1
1
1
0
5.按脉冲单元中的PLS1脉冲按键,在D1CK上产生一个上升沿,把33H打入DR1数据锁存器,通过逻辑笔来测量确定DR1寄存器(74LS373)的输出端,检验数据是否进入DR1中。
6.二进制开关H16~H23作为数据输入,置55H(对应开关如下表)。
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
0
1
0
1
0
1
0
1
55H
置各控制信号如下:
H8
H7
H6
H5
H4
H3
H2
H1
H0
EDR1
EDR26
ALU-O
CN
M
S3
S2
S1
S0
1
0
0
1
1
1
1
1
0
7.按脉冲单元中的PLS1脉冲按键,在D2CK上产生一个上升沿,把55H打入DR1数据锁存器。
$经过74LS181的计算,把运算结果输出到数据总线上,数据总线上的LED显示灯IDB0~IDB7应该显示为77H。
(二)不带进位位加法运算实验
1.二进制开关H16~H23作为数据输入,置33H(对应开关如下表)。
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
0
0
1
1
0
0
1
1
33H
置各控制信号如下:
H8
H7
H6
H5
H4
H3
H2
H1
H0
EDR1
EDR26
ALU-O
CN
M
S3
S2
S1
S0
0
1
0
1
0
1
0
0
1
2.按脉冲单元中的PLS1脉冲按键,在D1CK上产生一个上升沿,把33H打入DR1数据锁存器,通过逻辑笔来测量确定DR1寄存器(74LS373)的输出端,检验数据是否进入DR1中。
3.二进制开关H16~H23作为数据输入,置55H(对应开关如下表)。
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
0
1
0
1
0
1
0
1
55H
置各控制信号如下:
H8
H7
H6
H5
H4
H3
H2
H1
H0
EDR1
EDR26
ALU-O
CN
M
S3
S2
S1
S0
1
0
0
1
0
1
0
0
1
4.按脉冲单元中的PLS1脉冲按键,在D2CK上产生一个上升沿,把55H打入DR1数据锁存器。
$经过74LS181的计算,把运算结果输出到数据总线上,数据总线上的LED显示灯IDB0~IDB7应该显示为88H。
(三)实验作业与思考
验证74LS181的算术运算和逻辑运算,在保持DR1=65H、DR2=A7H时,改变运算器的功能设置,观察运算器的输出,填写以下表格来进行分析和比较。
DR1
DR2
S3
S2
S1
S0
M=0(算术运算)
M=1
逻辑运算
CN=1
CN=0
65
A7
0
0
0
0
65
A7
0
0
0
1
65
A7
0
0
1
0
65
A7
0
0
1
1
65
A7
0
1
0
0
65
A7
0
1
0
1
65
A7
0
1
1
0
65
A7
0
1
1
1
65
A7
1
0
0
0
65
A7
1
0
0
1
65
A7
1
0
1
0
65
A7
1
0
1
1
65
A7
1
1
0
0
65
A7
1
1
0
1
65
A7
1
1
1
0
65
A7
1
1
1
1
实验二、通用寄存器单元实验
一、实验目的
1.了解通用寄存器的组成和硬件电路
2.利用通用寄存器实现数据的置数、左移、右移等功能
二、实验要求
按照实验步骤完成实验项目,实现通用寄存器移位操作。
了解通用寄存器的工作原理运用。
三、实验说明
(一)、寄存器实验构成(如图5)
1.通用寄存器由2片GAL构成8位字长的寄存器单元。
8芯插座RA-IN作为数据输入端,可通过端8芯扁平电缆,把数据数据输入端连接到数据总线上。
2.数据输出由一片74LS244(输出缓冲器)来控制。
用8芯插座RA-OUT作为数据输出端,可通过端8芯扁平电缆,把数据数据输出端连接到数据总线上。
3.判零和进位电路由1片GAL、1片7474和一些常规芯片组成,用2个LED(ZD、CY)发光管分别显示其状态。
图5寄存器布局图
(二)通用寄存器单元的工作原理(如图6)
通用寄存器的核心部件为2片GAL,它具有锁存、左移、右移、保存等功能。
各个功能都由X1、X2信号和工作脉冲RACK来决定。
当置ERA=0、X0=1、X1=1,RACK有上升沿时,把总线上的数据打入通用寄存器。
可通过设置X1、X0来指定通用寄存器工作方式,通用寄存器的输出端Q0~Q7接入判零电路。
LED(ZD)亮时,表示当前通用寄存器内数据为0。
输出缓冲器采用74LS244,当控制信号RA-O为低时,74LS244开通,把通用寄存器内容输出到总线;当控制信号RA-O为高时,74LS244的输出为高阻。
图6通用寄存器原理图
(三)控制信号说明
信号脉冲
作用
有效电平
X0、X1
74LS198的工作模式
ERA
选通通用寄存器
低电平有效
RA-O
通用寄存器内容输出至总线
低电平有效
RACK
通用寄存器工作脉冲
上升沿有效
M
在ALU单元中作为逻辑和算术运算的选择。
在本实验中决定是否带进位移位
0带进位
1不带进位
四、实验步骤
(一)数据输入通用寄存器
1.把RA-IN(8芯的盒型插座)与CPT-B板上二进制开关单元中的J1插座相连(对应二进制开关H16~H23),把RA-OUT(8芯的盒型插座)与数据总线上的DJ6相连。
2.把RACK连到脉冲单元的PLS1,把ERA、X0、X1、RA-0、M接入二进制拨动开关。
请按下表接线。
信号定义
接入开关位号
RACK
PLS1孔
X0
H12孔
X1
H11孔
ERA
H10孔
RA-O
H9孔
M
H4孔
3.二进制开关H16~H23作为数据输入,置42H(对应开关如下表)
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
0
1
0
0
0
0
1
0
42H
置各控制信号如下:
H12
H11
H10
H9
H4
X0
X1
ERA
RA-O
M
1
1
0
0
1
4.按启停单元中的有效按钮,置实验机为运行状态。
5.按脉冲单元中的PLS1脉冲按键,在RACK上产生一个上升沿,把42H打入通用寄存器。
$此时数据总线上的指示灯IDB0~IDB7应该显示为42H。
由于通用寄存器内容不为0,所以ZD(LED)灯灭。
(二)寄存器内容无进位位左移
1.把42H打入通用寄存器中,数据总线上显示42H。
2.实现左移功能,置各控制信号如下:
H12
H11
H10
H9
H4
X0
X1
ERA
RA-O
M
1
1
0
0
1
3.按启停单元中的有效按钮,置实验机为运行状态。
4.按脉冲单元中的PLS1脉冲按键,在RACK上产生一个上升沿,使通用寄存器的值左移。
$此时数据总线上的LED指示灯IDB0~IDB7应该显示为84H。
由于通用寄存器内容不为0,所以ZD(LED)灯灭。
5.按脉冲单元中的PLS1脉冲按键,使通用寄存器的值左移,此时数据总线上的LED指示灯IDB0~IDB7应该显示为09H。
若一直按PLS1,在总线上将看见数据循环左移的现象。
(三)寄存器内容无进位位右移
1.把42H打入通用寄存器中,数据总线上显示42H。
2.实现右移功能,置各控制信号如下:
H12
H11
H10
H9
H4
X0
X1
ERA
RA-O
M
1
0
0
0
1
3.按启停单元中的运行按钮,置实验机为运行状态。
4.按脉冲单元中的PLS1脉冲按键,在RACK上产生一个上升沿,使通用寄存器的值右移。
$此时数据总线上的LED指示灯IDB0~IDB7应该显示为21H。
由于通用寄存器内容不为0,所以ZD(LED)灯灭。
5.按脉冲单元中的PLS1脉冲按键,使通用寄存器的值右移,此时数据总线上的LED指示灯IDB0~IDB7应该显示为90H。
若一直按PLS1,在总线上将看见数据循环右移的现象。
实验三进位位控制、通用寄存器判零实验
一、实验目的
1.熟悉带进位位控制的算术逻辑运算器的组成和硬件电路
2.用进位寄存器来实现带进位的左移、右移
3.熟悉判零线路
二、实验要求
按照实验步骤完成实验项目,实现带进位位的算术逻辑运算,通用寄存器实现带进位的左移、右移功能,理解通用寄存器的判零电路。
三、实验说明
(一)进位和判零电路的实验构成
进位和判零电路由1片GAL、74LS74和两个LED(CY、ZD)发光管组成。
当有进位时CY发光管亮,ZD发光管亮表示当前通用寄存器的内容为0。
图7进位控制原理图
(二)进位控制的原理(如图7)
1.进位电路与通用寄存器、ALU有着非常紧密的关系,算术逻辑单元的进位输出和通用寄存器带进位移动都会影响进位寄存器的结果。
2.若实验者在做算术逻辑实验时,选择了算术运算方式,当ALU的计算结果输出至总线时,在CCK上来一个上升沿,将把74LS181的进位输出位(CN+4)上的值(为了统一进位标识,1表示有进位,0表示无进位),打入进位寄存器(74LS74)中,并且有进位时CY(LED)发光。
3.在进行通用寄存器的数据移位实验时,把CCK和通用寄存器的工作脉冲接在一起,当选择带进位左移时,在工作脉冲下,通用寄存器的最高位将移入进位寄存器中,进位寄存器中的值将移入通用寄存器的最低位。
当进位寄存器中的值为1时,CY(LED)发光,若进位寄存器中的值为0时,CY(LED)灭。
同样在带进位右移时,也会产生这样的结果。
4.通过把通用寄存器中的每一位做“或”运算,当寄存器的每一位为0时,ZD输出0,ZD(LED)发光
四、实验步骤
(一)算术逻辑运算单元带进位位的加法运算实验
1.把RA-IN(8芯的盒型插座)与CPT-B板上二进制开关单元中的J1插座相连(对应二进制开关H16~H23),把RA-OUT(8芯的盒型插座)与数据总线上的DJ2相连。
2.把D1CK、D2CK、CCK用连线连到脉冲单元的PLS1上,把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制拨动开关(请按下表接线)。
信号定义
接入开关位号
D1CK
PLS1孔
D2CK
PLS1孔
CCK
PLS1孔
EDR1
H8孔
EDR2
H7孔
ALU-O
H6孔
CN
H5孔
M
H4孔
S3
H3孔
S2
H2孔
S1
H1孔
S0
H0孔
3.按启停单元中的停止按钮,实验机停机并且把进位寄存器CY清零(CY灯灭),在本实验中使用算术逻辑单元作为进位发生器,按运行键,实验即进入运行状态。
4.二进制开关H16~H23作为数据输入,置65H(对应开关如下表)
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
0
1
1
0
0
1
0
1
65H
置各控制信号如下:
H8
H7
H7
H5
H4
H3
H2
H1
H0
EDR1
EDR2
ALU-O
CN
M
S3
S2
S1
S0
0
1
1
1
0
1
0
0
1
5.按脉冲单元中的PLS1脉冲按键,在D1CK上产生一个上升沿,把65H打入DR1数据锁存器。
通过逻辑笔来测量确定DR1寄存器(74LS374)的输出端,检验数据是否进入DR1中。
6.二进制开关H16~H23作为数据输入,置A7H(对应开关如下表)
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
1
0
1
0
0
1
1
1
A7
置各控制信号如下:
H8
H7
H7
H5
H4
H3
H2
H1
H0
EDR1
EDR2
ALU-O
CN
M
S3
S2
S1
S0
1
0
1
1
0
1
0
0
1
7.按脉冲单元中的PLS1脉冲按键,在D2CK上产生一个上升沿,把A7H打入DR2数据锁存器。
通过逻辑笔来测量确定DR2寄存器(74LS374)的输出端,检验数据是否进入DR2中。
8.再置各控制信号如下:
H8
H7
H6
H5
H4
H3
H2
H1
H0
EDR1
EDR2
ALU-O
CN
M
S3
S2
S1
S0
1
1
0
1
0
1
0
0
1
9.按脉冲单元中的PLS1脉冲按键,在CCK上产生一个上升沿,把74LS181的进位打入进位寄存器中,在有进位的情况下,CY指示灯亮,并且ALU-O为0,把计算结果输出到数据总线。
$经过74LS181的计算将产生进位,即CN+4输出0,当把计算结果输出到总线时,数据总线上的LED指示灯IDB0~IDB7应该显示结果为0CH。
(二)带进位移位
1.按启停单元中的停止按钮,实验机停机并且把进位寄存器CY清零(CY灯灭),在本实验中使用通用寄存器作为进位发生器,按运行键,实验即进入运行状态。
2.把RA-IN(8芯的盒型插座)与CPT-B板上二进制开关单元中的J1插座相连(对应二进制开关H16~H23),把RA-OUT(8芯的盒型插座)与数据总线上的DJ6相连。
3.把CCK、RACK连到脉冲单元的PLS1,把ERA、X0、X1、RA-0、M接入二进制拨动开关。
请按下表接线。
信号定义
接入开关位号
CCK
PLS1孔
RACK
PLS1孔
X0
H12孔
X1
H11孔
ERA
H10孔
RA-O
H9孔
M
H4孔
4.二进制开关H16~H23作为数据输入,置81H(对应开关如下表)
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D7
D6
D5
D4
D3
D2
D1
D0
8位数据
1
0
0
0
0
0
0
1
81H
置各控制信号如下:
H12
H11
H10
H9
H4
X0
X1
ERA
RA-O
M
1
1
0
0
0
5.按脉冲单元中的PLS1脉冲按键,在RACK上产生一个上升沿,把81H打入通用寄存器。
6.此时数据总线上的LED指示灯IDB0~IDB7应该显示为81H。
由于通用寄存器内容不为0,所以ZD(LED)灯灭。
置各控制信号如下:
H12
H11
H10
H9
H4
X0
X1
ERA
RA-O
M
0
1
0
0
0
7.按脉冲单元中的PLS1脉冲按键,在RACK上产生一个上升沿,使通用寄存器中的值左移。
因进位寄存器CY的初始值为0,在RACK脉冲作用下将CY打入通用寄存器的最低位Q0。
同时在RACK脉冲作用下把通用寄存器的最高位Q7(为1)打入进位寄存器CY,使CY灯亮,这样就实现了带进位的左移功能。
8.同样置各控制信号如下,并且按脉冲单元中的PLS1脉冲按键,可实现带进位的右移功能。
H12
H11
H10
H9
H4
X0
X1
ERA
RA-O
M
0
1
0
0
0
实验四存储器和总线实验
一、实验目的
熟悉存储器和总线的硬件电路
二、实验要求
按照实验步骤完成实验项目,熟悉存储器的读、写操作,理解在总线上数据传输的方法。
三、实验说明
(一)存储器和总线的构成
1.总线由一片74LS245、一片74LS244组成,把整个系统分为内部总线和外部总线。
二片74LS374锁存当前的数据、地址总线上的数据以供LED显示。
(如图8)
图8总线布局图
2.存储器采用静态RAM(1片6264)
3.存储器的控制电路由一片74LS32和74LS08组成。
如图9
图9存储器控制电路布局图
(二)存储器和总线的原理
1.总线的原理:
由于本系统内使用8根地址线、8根数据线,所以使用一片74LS245作为数据总线,另一片74LS244作为地址总线(如图10)。
总线把整个系统分为内部数据、地址总线和外部数据、地址总线,由于数据总线需要进行内外部数据的交换,所以由BUS信号来控制数据的流向,当BUS=1时数据由内到外,当BUS=0时数据由外到内。
图10总线单元
2.由于本系统内使用8根地址线、8根数据线,所以6264的A8~A12接地,其实际容量为256个字节(如图11)。
6264的数据、地址总线已经接在
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 实验 指导书