任意分频的verilog语言实现.docx
- 文档编号:26936005
- 上传时间:2023-06-24
- 格式:DOCX
- 页数:15
- 大小:20.32KB
任意分频的verilog语言实现.docx
《任意分频的verilog语言实现.docx》由会员分享,可在线阅读,更多相关《任意分频的verilog语言实现.docx(15页珍藏版)》请在冰豆网上搜索。
任意分频的verilog语言实现
任意分频的verilog语言实现
1.偶数倍(2N)分频
使用一模N计数器模块即可实现,即每当模N计数器上升沿从0开始计数至N-1时,输出时钟进行翻转,同时给计数器一复位信号使之从0开始重新计数,以此循环即可。
偶数倍分频原理示意图见图1。
2.奇数倍(2N+1)分频
(1)占空比为X/(2N+1)或(2N+1-X)/(2N+1)分频,用模(2N+1)计数器模块可以实现。
取0至2N-1之间一数值X(0,当计数器时钟上升沿从0开始计数到X值时输出时钟翻转一次,在计数器继续计数达到2N时,输出时钟再次翻转并对计数器置一复位信号,使之从0开始重新计数,即可实现。
(2)占空比为50%的分频,设计思想如下:
基于
(1)中占空比为非50%的输出时钟在输入时钟的上升沿触发翻转;若在同一个输入时钟周期内,此计数器的两次输出时钟翻转分别在与
(1)中对应的下降沿触发翻转,输出的时钟与
(1)中输出的时钟进行逻辑或,即可得到占空比为50%的奇数倍分频时钟。
当然其输出端再与偶数倍分频器串接则可以实现偶数倍分频。
奇数倍分频原理示意图见图2。
(这也是许多公司常出的面试题,^_^,是不是很简单?
)
3.N-0.5倍分频
采用模N计数器可以实现。
具体如下:
计数器从0开始上升沿计数,计数达到N-1上升沿时,输出时钟需翻转,由于分频值为N-0.5,所以在时钟翻转后经历0.5个周期时,计数器输出时钟必须进行再次翻转,即当CLK为下降沿时计数器的输入端应为上升沿脉冲,使计数器计数达到N而复位为0重新开始计数同时输出时钟翻转。
这个过程所要做的就是对CLK进行适当的变换,使之送给计数器的触发时钟每经历N-0.5个周期就翻转一次。
N-0.5倍:
取N=3,分频原理示意图见图3。
对于任意的N+A/B倍分频(N、A、B∈Z,A≦B)
分别设计一个分频值为N和分频值N+1的整数分频器,采用脉冲计数来控制单位时间内两个分频器出现的次数,从而获得所需要的小数分频值。
可以采取如下方法来计算个子出现的频率:
设N出现的频率为a,则N×a+(N+1)×(B-a)=N×B+A求解a=B-A;所以N+1出现的频率为A.例如实现7+2/5分频,取a为3,即7×3+8×2就可以实现。
但是由于这种小数分频输出的时钟脉冲抖动很大,现实中很少使用。
通常实现偶数的分频比较容易,以十分频为例:
always@(posedgeclkorposedgereset)
if(reset)
begin
k<=0;
clk_10<=0;
end
else
if(k==4)
begin
k<=0;
clk_10<=~clk_10;
end
else
k<=k+1;
二分频最简单了,一句话就可以了:
always@(negedgeclk) clk_2<=~clk_2;
若进行奇数分频,则稍微麻烦点,以11分频为例:
always@(posedgeclk)
if(!
reset)
begin
i<=0;
clk11<=0;
end
else
if(i==5)
begin
clk11<=~clk11;
i<=i+1;
end
else
if(i==10)
begin
i<=0;
clk11<=~clk11;
end
else
i<=i+1;
以上语句虽然可以实现,但是逻辑有点繁,弄不好就出错了,建议使用两个always语句来实现:
always@(posedgeclk)
if(!
reset)
i<=0;
else
begin
if(i==10)
i<=0;
else
i<=i+1;
end
always@(posedgeclk)
if(!
reset)
clk11<=0;
else
if((i==5)|(i==10))
clk11<=~clk11;
两个always,一个用来计数,一个用来置数。
另外,这个样子好像也可以,在时钟的上升沿和下降沿都计数,但是不被综合器综合,会提示敏感信号太复杂:
always@(posedgeclkornegedgeclk)
if(reset)
begin
k<=0;
clk_11<=0;
end
else
if(k==10)
begin
k<=0;
clk_11<=~clk_11;
end
else
k<=k+1;
1.2奇数倍分频
奇数倍分频有两种实现方法,其中之一完全可以通过计数器来实现,如进行三分频,就可通过待分频时钟上升沿触发计数器来进行模三计数,当计数器计数到邻近值时进行两次翻转。
比如可以在计数器计数到1时,输出时钟进行翻转,计数到2时再次进行翻转。
这样,就在计数值邻近的1和2进行了两次翻转。
如此便实现了三分频,其占空比为1/3或2/3。
占空比1/15的15分频设计的主要代码如下:
如果要实现占空比为50%的三分频时钟,则可通过待分频时钟下降沿触发计数,并以和上升沿同样的方法计数进行三分频,然后对下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算。
即可得到占空比为50%的三分频时钟这是奇数分频的第三种方法。
这种方法可以实现任意的奇数分频。
如将其归类为一般的方法:
对于实现占空比为50%的N倍奇数分频,首先要进行上升沿触发以进行模N计数,计数选定到某一个值再进行输出时钟翻转,然后过(N-1)/2再次进行翻转,就可得到一个占空比非50%的奇数n分频时钟。
再同时进行下降沿触发的模N计数,当其到达与上升沿触发输出时钟翻转选定值相同时,再进行输出时钟翻转,同样,经过(N-1)/2时,输出时钟再次翻转以生成占空比非50%的奇数n分频时钟。
将这两个占空比非50%的n分频时钟相或运算,就可以得到占空比为50%的奇数n分频时钟。
图2所示是占空比为1:
1的3分频电路原理图。
图3为其仿真波形。
2半整数分频器设计
进行n+0.5分频一般需要对输入时钟先进行操作。
其基本设计思想是:
首先进行模n的计数,在计数到n-1时,将输出时钟赋为1,而当回到计数0时,又赋为0,这样,当计数值为n-1时,输出时钟才为1,因此,只要保持计数值n-1为半个输入时钟周期,即可实现n+0.5分频时钟。
因此,保持n-1为半个时钟周期即是该设计的关键。
从中可以发现,因为计数器是通过时钟上升沿计数,故可在计数为n-1时对计数触发时钟进行翻转,那么,时钟的下降沿就变成了上升沿。
即在计数值为n-1期间的时钟下降沿变成了上升沿,也就是说,计数值n-1只保持了半个时钟周期。
由于时钟翻转下降沿变成上升沿,因此,计数值变为0。
所以,每产生一个n+0.5分频时钟的周期,触发时钟都要翻转一次。
图4给出了通用的半整数分频器的电路原理图。
图5所示是一个分频系数为2.5的分频器电路,该电路是用FPGA来设计半整数分频器的。
它由模3计数器、异或门和D触发器组成。
图6是其仿真波形图。
3任意整数带小数分频
任意整数带小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器,然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。
若设计一个分频系数为10.1的分频器,即可以将分频器设计成9次10分频和1次11分频,这样,总的分频值为:
F=(9×10+1×11)/(9+1)=10.1
从这种实现方法的特点可以看出,由于分频器的分频值不断改变,分频后得到的信号抖动一般较大。
当分频系数为N-0.5(N为整数)时,可控制扣除脉冲的时间,以使输出成为一个稳定的脉冲频率,而不是一次N分频,一次N-1分频。
一般而言,这种分频由于分频输出的时钟脉冲抖动很大,故在设计中的使用已经非常少。
但是,这也是可以实现的。
总结:
由3分频可以推得任意奇数分频。
对于任意奇数(2n-1)的50%占空比分频,则计数器cnt的模值为(2n-1),假设信号1为上升沿触发,在cnt=0时跳变,则信号2为下降沿触发,在cnt=n时跳变。
这样就保持信号1和信号2间间隔(2n-1)/2的周期,在(2n-1)×2的周期内clkout为两个周期,实现了(2n-1)的50%占空比分频。
比如要7分频,则计数器的模值为7,信号S2在cnt=4时跳变即可。
实现的verilog源码:
modulefdiv(clk,reset_n,clkout);
input clk;
input reset_n;
output clkout;
reg[1:
0] count;
reg div1;
reg div2;
always@(posedgeclk)
begin
if( reset_n)
count<=2''b00;
else
case(count)
2''b00:
count<=2''b01;
2''b01:
count<=2''b10;
2''b10:
count<=2''b00;
default:
count<=2''b00;
endcase
end
always@(posedgereset_norposedgeclk)
begin
if( reset_n)
div1<=1''b1;
elseif(count==2''b00)
div1<=~div1;
end
always@(posedgereset_nor negedgeclk)
begin
if(reset_n)
div2<=1''b1;
elseif(count==2''b10)
div2<=~div2;
end
assignclkout=div1^div2;
endmodule
分频器是FPGA设计中使用频率非常高的基本设计之一,尽管在目前大部分设计中,广泛使用芯片厂家集成的锁相环资源,如赛灵思(Xilinx)的DLL.来进行时钟的分频,倍频以及相移。
但是对于时钟要求不高的基本设计,通过语言进行时钟的分频相移仍然非常流行,首先这种方法可以节省芯片内部的锁相环资源,再者,消耗不多的逻辑单元就可以达到对时钟操作的目的。
另一方面,通过语言设计进行时钟分频,可以看出设计者对设计语言的理解程度。
因此很多招聘单位在招聘时往往要求应聘者写一个分频器(比如奇数分频)以考核应聘人员的设计水平和理解程度。
下面讲讲对各种分频系数进行分频的方法:
第一,偶数倍分频:
偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。
如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。
以此循环下去。
这种方法可以实现任意的偶数分频。
电路上只需一个D触发器和一个非门即可实现,Q(n+1)=D,D=~Q(n),clk_out=Q(n+1).
第二,奇数倍分频:
奇数倍分频常常在论坛上有人问起,实际上,奇数倍分频有两种实现方法:
占空比为非50%的三分频时钟,完全可以通过计数器来实现,如进行三分频,通过待分频时钟上升沿触发计数器进行模三计数,当计数器计数到邻近值进行两次翻转,比如可以在计数器计数到1时,输出时钟进行翻转,计数到2时再次进行翻转。
即是在计数值在邻近的1和2进行了两次翻转。
这样实现的三分频占空比为1/3或者2/3。
modulethree(clk_in,rst,clk_out);
inputclk_in,rst;
outputclk_out;
reg clk_out;
reg[1:
0]count;
always@(negedgerstorposedgeclk_in)
begin
if(rst==0)
begin
count<=0;
clk_out<=0;
end
else
begin
count<=count+1;
if(count==1)
clk_out<=~clk_out;
elseif(count==2)
begin
clk_out=~clk_out;
count<=0;
end
end
end
endmodule
另一种实现:
modulediv3(CLKIN,CLKOUT,RESETn);
inputCLKIN,RESETn;
outputCLKOUT;
wired;
reg q1,q2;
wire CLKOUT;
always@(negedgeRESETnorposedgeCLKIN)
begin
if(RESETn==1'b0)
q1<=1'b0;
else
q1<=d; //q1是d延迟一个时钟后的信号
end
always@(negedgeRESETnorposedgeCLKIN)
begin
if(RESETn==1'b0)
q2<=1'b0;
else
q2<=q1; //q2是q1延迟一个时钟后的信号
end
assignd=~q1&~q2; //d在一个周期内,一个clk为高,另外两个clk为低
assignCLKOUT=q2;
endmodule
电路中,利用两个D触发器和简单的门电路即可实现。
如果要实现占空比为50%的三分频时钟,可以通过待分频时钟下降沿触发计数,和上升沿同样的方法计数进行三分频,然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算,即可得到占空比为50%的三分频时钟。
这种方法可以实现任意的奇数分频。
归类为一般的方法为:
对于实现占空比为50%的N倍奇数分频,首先进行上升沿触发进行模N计数,计数选定到某一个值进行输出时钟翻转,然后经过(N-1)/2再次进行翻转得到一个占空比非50%奇数n分频时钟。
再者同时进行下降沿触发的模N计数,到和上升沿触发输出时钟翻转选定值相同值时,进行输出时钟时钟翻转,同样经过(N-1)/2时,输出时钟再次翻转生成占空比非50%的奇数n分频时钟。
两个占空比非50%的n分频时钟相或运算,得到占空比为50%的奇数n分频时钟。
举例:
用Verilog语言写的三分频电路
方法一:
//上升沿触发的分频设计
modulethree(clkin,clkout);
inputclkin;//定义输入端口
outputclkout;//定义输出端?
reg[1:
0]step1,step;
always@(posedgeclkin)
begin
case(step) //这个状态机就是一个计数器
2'b00:
step<=2'b01;
2'b01:
step<=2'b10;
2'b10:
step<=2'b00;
default:
step<=2'b00;
endcase
end
always@(negedgeclkin) //step1与step相差半个clk
begin
case(step1)
2'b00:
step1<=2'b01;
2'b01:
step1<=2'b10;
2'b10:
step1<=2'b00;
default:
step1<=2'b00;
endcase
end
assignclkout=step[1]|step1[1]; //利用step和step1高位的或运算,实现在1.5个clk时翻转。
endmodule
用Verilog语言写五分频电路,占空比为50%:
modulediv_5(clkin,rst,clkout);
inputclkin,rst;
outputclkout;
reg[2:
0]step1,step2;
always@(posedgeclkin)
if(!
rst)
step1<=3'b000;
else
begin
case(step1)
3'b000:
step1<=3'b001;
3'b001:
step1<=3'b011;
3'b011:
step1<=3'b100;
3'b100:
step1<=3'b010;
3'b010:
step1<=3'b000;
default:
step1<=3'b000;
endcase
end
always@(negedgeclkin)
if(!
rst)
step2<=3'b000;
else
begincase(step2)
3'b000:
step2<=3'b001;
3'b001:
step2<=3'b011; //注意调换了顺序,目的为了使最低位为1的情况互邻
3'b011:
step2<=3'b100;
3'b100:
step2<=3'b010;
3'b010:
step2<=3'b000;
default:
step2<=3'b000;
endcase
end
assignclkout=step1[0]|step2[0]; //step1与step2最低位相或
endmodule
下面给出一个任意整数分频器的代码:
moduledivn(clk,rst_n,o_clk);
inputclk,rst_n;
outputo_clk;
parameterWIDTH=3;
parameterN=5;
reg[WIDTH-1:
0]cnt_p,cnt_n; //count_pose,count_nege
regclk_p,clk_n;
assigno_clk=(N==1)?
clk:
(N[0])?
(clk_p&clk_n):
clk_p;
//如果N=1,o_clk=clk;如果N为偶数,o_clk=clk_p;如果N为奇数,o_clk=clk_p&clk_n,
//之所以是相与运算,是因为clk_p和clk_n两者高电平比低电平多一个clk,而两者相差半个clk,相与结果使//o_clk占空比为50%
always@(posedgeclkornegedgerst_n)
begin
if(!
rst_n)
cnt_p<=0;
elseif(cnt_p==(N-1))
cnt_p<=0;
elsecnt_p<=cnt_p+1;
end
always@(posedgeclkornegedgerst_n)
begin
if(!
rst_n)
clk_p<=0;
elseif(cnt_p<(N>>1)) //N>>1,计数到N/2时,时钟翻转。
如果将cnt_p<改成cnt_p<=,则clk_p低电平比//高电平多一个clk,如果clk_n也做类似修改,则N为奇数时,应执行相或运算,o_clk=clk_p|clk_n
clk_p<=0;
elseclk_p<=1;
end
always@(negedgeclkornegedgerst_n)
begin
if(!
rst_n)
cnt_n<=0;
elseif(cnt_n==(N-1))
cnt_n<=0;
elsecnt_n<=cnt_n+1;
end
always@(negedgeclkornegedgerst_n)
begin
if(!
rst_n)
clk_n<=0;
elseif(cnt_n<(N>>1))
clk_n<=0;
elseclk_n<=1;
end
endmodule
另外一种方法:
对进行奇数倍n分频时钟,首先进行n/2分频(带小数,即等于(n-1)/2+0.5),然后再进行二分频得到。
得到占空比为50%的奇数倍分频。
下面讲讲进行小数分频的设计方法
小数分频:
首先讲讲如何进行n+0.5分频,这种分频需要对输入时钟进行操作。
基本的设计思想:
对于进行n+0.5分频,首先进行模n的计数,在计数到n-1时,输出时钟赋为‘1’,回到计数0时,又赋为0,因此,可以知道,当计数值为n-1时,输出时钟才为1,因此,只要保持计数值n-1为半个输入时钟周期,即实现了n+0.5分频时钟,因此保持n-1为半个时钟周期即是一个难点。
从中可以发现,因为计数器是通过时钟上升沿计数,因此可以在计数为n-1时对计数触发时钟进行翻转,那么时钟的下降沿变成了上升沿。
即在计数值为n-1期间的时钟下降沿变成了上升沿,则计数值n-1只保持了半个时钟周期,由于时钟翻转下降沿变成上升沿,因此计数值变为0。
因此,每产生一个n+0.5分频时钟的周期,触发时钟都是要翻转一次.
方法二:
//如果dutycycle=50%,可以第一个周期
第二个周期输出原先clock,第三个周期输出低
这样可以实现三分频,
输出是占空比1:
1的三分频.
modulethree(clk,throut);
inputclk;
outputthrout;
regq1,q2,d,throut;
always@(posedgeclk)
if(!
d)
q1=1'b1;
else
q1=~q1;
always@(negedgeclk)
if(!
d)
q2=1'b1;
else
q2=~q2;
always@(q1orq2)
d=q
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 任意 分频 verilog 语言 实现