带有语音播报的多路数字显示竞争电路设计设计说明.docx
- 文档编号:26935223
- 上传时间:2023-06-24
- 格式:DOCX
- 页数:25
- 大小:688.92KB
带有语音播报的多路数字显示竞争电路设计设计说明.docx
《带有语音播报的多路数字显示竞争电路设计设计说明.docx》由会员分享,可在线阅读,更多相关《带有语音播报的多路数字显示竞争电路设计设计说明.docx(25页珍藏版)》请在冰豆网上搜索。
带有语音播报的多路数字显示竞争电路设计设计说明
带有语音播报的多路数字显示竞争电路设计设计说明
带有语音播报的多路数字显示竞争电路设计
摘要
随着各种益智类节目的不断发展,越来越多的竞赛抢答器被用在了其中,多路数字显示竞争电路即抢答器是一种典型的数字电路,它包括了组合逻辑电路和时序逻辑电路。
电路结构形式多种多样,可以利用简单的与非门构成,也可以利用触发器构成,也可以利用单片机来完成。
本文介绍了一种用74系列集成电路设计的数码显示抢答器的电路组成、设计思路及功能。
该抢答器除具有基本的抢答功能外,还具有定时、计时、报警功能。
综合运用定时器,计数器,编码器,译码器,锁存器等元器件组合而成。
主持人通过时间预设开关预设供抢答的时间,系统将完成自动倒计时。
若在规定的时间内有人抢答,则计时将自动停止;若在规定的时间内无人抢答,则在系统中的蜂鸣器将发出声响,提示主持人本轮抢答无效,实现报警功能。
关键词:
抢答器,定时,计时,报警
Themanyroaddigitaldisplaycircuitdesigncompetition
Author:
ShiXiaoyun
Tutor:
YueLiqin
Abstract
Withthecontinuousdevelopmentofavarietyofeducationalprograms,contestResponderisincreasinglybeingusedinit.Theresponderisatypicaldigitalcircuit,includingacombinationoflogiccircuitsandsequentiallogiccircuit.Circuitstructureofavarietyofforms,canmakeuseofsimpleandnon-gatestructurecanalsobeusedtotriggercomposition.
Inthispaper,theelectriccircuitanddesigningthoughtofanansweringracerbasedonthecommon-usedseriesof74ICwith8-wireisintroduced,anditsfunctionisalsodescribed.Theansweringrace’sfunctionincludestiming,counting,andalarming,besidesthebasicfunctionofanansweringracer.Theintegrateduseoftimer,counter,encoder,decoder.Thehostsetstheprovidedtimefortheansweringracethroughthetime-settingswitch,afterthisthesystemwillcountdownthetimeautomatically.Ifanybodyanswerthequestionontime,thecountingoftimewillstop;Ifnobodyanswerthequestionontime,thealarmwillgiveoutsomesound,helpingthehostknowtheraceinthisturnisofnouse,sothefunctionofalarmingisachieved.
Keywords:
Responder,timing,counting,alarm
1绪论1
1.1课题背景及目的1
1.2国内外研究状况1
1.3课题研究方法2
1.4论文构成及研究内容3
2模块电路设计4
2.1抢答电路4
2.2显示电路5
2.3计时电路7
2.4报警电路9
2.4.1声音报警电路9
2.4.2光报警电路9
3总体电路设计11
4主要芯片介绍13
4.174LS175寄存器13
4.274LS192计数器14
4.3555定时器15
4.474LS14816
4.57448译码器17
5仿真过程及结果19
5.1仿真结果19
5.2设计和使用说明21
总结22
致谢23
参考文献24
1绪论
1.1课题背景及目的
工厂、学校和电视台等很多单位常举办各种智力竞赛,在抢答的环节中,举办方多数采用让选手通过举答题板的方法判断选手的抢答权,这在某种程度上会因为主持人的主观判断造成比赛的不公平,而抢答器能迅速、客观地分辨出最先获得发言权的选手。
因此数显抢答器就显得很必要了。
它通过数码显示管、灯光及音响等多种方式指示出第一抢答者。
随着电子技术的进步,抢答器也由早期的简易抢答器发展成现在具有锁存、显示、计时、报警功能的多功能抢答器。
能够实现抢答器功能的方式有多种,可以采用单片机、PLC、EDA,也可以采用模拟电路、数字电路和模拟与数字电路相结合的方式。
本文采用数字电路的方式设计出多功能数字显示抢答器。
本文主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程,旨在巩固所学知识,加强综合能力,培养电路设计能力,提高实验技术,启发创新思想的效果。
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。
经过布线、焊接、调试等工作使数字抢答器成形[1]。
1.2国内外研究状况
随着抢答器市场的迅猛发展,与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点。
了解国内外抢答器生产核心技术的研发动向、工艺设备、技术应用及趋势对于提升产品技术规格,提高市场竞争力十分关键。
电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成,其搭配的配件不同又分为,非语音非记分抢答器和语音记分抢答器。
非语音记分抢答器构造很简单,就是一个抢答器的主机和一个抢答按钮组成,在抢答过程中选手是没有记分的显示屏。
语音记分抢答器是有一个抢答器的主机和主机的显示屏和选手的记分显示屏。
电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。
无线电脑抢答器是由主机和抢答器专用的软件和无线按钮构成。
无线电脑抢答器利用电脑和投影仪,可以把抢答气氛活跃起来,一般多使用于电台等大型的活动。
有线电脑抢答器也是由主机和电脑配合起来,电脑再和投影仪配合起来,利用专门研发的配套的抢答器软件,可以十分完美的表现抢答的气氛。
虽然抢答器技术在近年来有很大改进,但依然有着很多不足。
例如性价比不高,安装困难,电路复杂等。
1.3课题研究方法
设计的多路智力抢答器能同时供4个选手参赛,编号分别为0到4,每个人用1个抢答按键;J1、J2、J3、J4分别为抢答开关,J5为裁判开关,当裁判开关闭合时可以进行抢答,最先按下开关的选手对应的号码将在数码管上显示同时计时电路还记下选手抢答时的时间。
计时器的倒计时的时间可由裁判设定。
给节目主持人一个控制开关,实现系统清零和抢答的开始;具有数据锁存和显示功能;抢答开始后,如果有选手按下抢答按键,其编号立即锁存并显示在LED上;此外禁止其他选手再次抢答,选手编号一直保存到主持人清0为止[3]。
扩展功能是:
具有定时抢答功能,可由主持人设定抢答时间,当抢答开始后定时器开始倒计时,并显示在LED上,;选手在规定时间内抢答有效,停止倒计时,并将倒计时时间显示在LED上,同时报警。
当选手在定时时间内按动抢答键时,抢答器要完成三项工作。
1、优先电路立即分辨出抢答者的编号,并由锁存器进行锁存,然后由译码显示电路显示编号。
2、控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答。
3、控制电路要使定时器停止工作,时间显示器上显示剩余的抢答时间,并保持到主持人将系统清零为止。
当选手将问题回答完毕,主持人操作控制开关,使系统;在规定时间内,无人抢答时,电路报警提醒主持人,次后的抢答按键无效。
1.4论文构成及研究内容
定时抢答器由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能,即开始抢答后,当选手按动抢答键时,能显示选手的编号,同时能封锁输入电路,禁止其他选手抢答。
扩展电路完成定时抢答的功能。
根据设计的要求分块设计抢答、锁存、计时、显示、和报警功能。
1、抢答和锁存电路要求能够对信号进行存储和锁定,可用触发器组成。
2、对于显示部分就直接用编码器、七段数码管驱动译码器和七段数码管组成。
3、计时电路是按秒进行倒计时,所以计时电路可有减法计数器、秒脉冲生成电路、和显示电路。
由于电路对秒脉冲信号的占空比要求的不高所以可以用555定时器构成多谐振荡电路来实现。
4、报警电路,按题目要求可采用声、光报警,光报警用发光二极管电路实现,声报警用蜂鸣器来实现。
2模块电路设计
2.1抢答电路
四路智力抢答器的电路由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能,即开始抢答后,当选手按动抢答键时,能显示选手的编号,同时能封锁输入电路,禁止其他选手抢答。
扩展电路完成定时抢答的功能[4]。
图2.1触发锁存电路
电路选用锁存器74LS175来完成。
该电路主要完成两个功能:
一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段数字数码显示管);二是禁止其他选手按键,其按键操作无效,不会对抢答产生影响。
工作过程:
开关分别是J1,J2,J3,J4,J5,J5是控制清零端,当其闭合(清零)时,抢答模块74LS175的CLR端都置1;当J5断开时,抢答器处于等待工作状态,当有选手将抢答按键按下时(如按下J1),输出经74LS175锁存器接到七段显示电路。
此外,CLK=1,使74LS175锁存器处于禁止状态,封锁其他按键的输入,确保不会出现二次按键时输入信号,保证了抢答者的优先权。
如果再次抢答需由主持人将J5开关重新置“清零”然后才能进行。
触发锁存电路如图2.1所示。
触发锁存电路主要是由集成寄存器74LS175、四输入与非门74LS20和二输入与非门74LS00构成一个4位的集成寄存器,74LS175的管脚图中CLR是异步清零控制端。
在往寄存器中寄存数据或代码之前,必须先将寄存器清零,否则有可能出错。
1D~4D是数据输入端,在CP脉冲上升沿作用下,1D~4D端的数据被并行地存入寄存器。
输出数据可以并行从1Q~4Q端引出,也可以并行从
~
端反码引出。
开关J5是裁判开关,开关J1~J4是抢答开关。
开关闭合输入高电平,断开输入低电平。
当J5断开时CLR端输入为低电平对74LS175进行清零,———1Q~———4Q全为高电平,输入CLK的脉冲为有效脉冲。
当开关J5闭合后选手可以进行抢答,如果J3闭合3D输入为1相应的3Q输出为1,————3Q输出为0,而————1Q、———2Q、———4Q输出为1,最后CLK的输入为1,脉冲信号将无效触发器被锁定。
2.2显示电路
显示电路由8线—3线优先编码器74LS148、与非门、集成七段显示译码器7448和七段共阴数码管组成。
由于74LS148输出的是反码所以74LS148输出的信号首先用反码器反相后再由译码器译码并最终在七段数码管上显示出结果,显示电路如图2.2所示。
显示译码器常见的是数字显示电路,它通常由译码器、驱动器和显示器等部分组成。
数码显示器按显示方式有分段式、字形重叠式、点阵式。
其中,七段显示器应用最普遍。
半导体发光二极管显示器是数字电路中使用最多的显示器。
它有共阴极和共阳极两种解法。
共阳极接法是各发光二极管阳极相接,对应阴极接低电平时亮。
共阴极接法是各发光二极管的阴极相接,对应阳极接高电平时亮[1]。
图2.2显示电路
由于74LS148的输入端低电平有效,所以74LS175的反相输出端
~
直接与74LS148的输入端D1、D2、D3、D4连接。
74LS48输入信号为BCD码,输出端为OA、OB、OC、OD、OE、OF、OG共7线,另有3条控制线
、
、
。
在
端接高电平的条件下,当
=0时,无论输入端A、B、C、D为何值,OA~OG输出全为高电平,使7段显示器件显示“8”字型,此功能用于测试器件。
端为灭零输入端。
在
=1,
条件下,当输入A、B、C、D=0000时,输出OA~OG全为低电平,可使共阴LED显示器熄灭。
但当输入A、B、C、D不全为零时,仍能正常译码输出,使显示器正常显示。
端为消隐输入端。
该输入端具有最高级别的控制权,当该端为低电平时,不管其他输入端为何值,输出端OA~OG均为低电平,这可使共阴显示器熄灭。
另外,该端还有第二功能——灭零信号输出端,记为
。
当该位输入的A、B、C、D=0000且
时,此时
输出低电平;若该位输入的A、B、C、D不等于零,则
输出高电平。
若将
与
配合使用,很容易实现多位数码显示时的灭零控制。
例如对整数部分,将最高位的
接地,这样当最高位为零时“灭零”,同时该位
输出低电平,使下一位的
为低电平,故也具有“灭零”功能;而对于小数部分,应将最低位的
接地,个位的
端悬空或接高电平,低位的
接至高位的
[5]。
74LS48可直接驱动共阴极LED数码管而不需外接限流电阻。
此处要是保持数码管不黑屏就将BI/RB0,RBI置1就可以了,
是检查数码管的好坏的,如果不需要的话直接接高电平。
其他端口按照OA、OB、OC、OD、OE、OF、OG的对应关系连接好以保证显示正确,确保接地成功。
2.3计时电路
定时电路主要实现抢答倒计时,同时通过输出接口与时序控制电路相接,实现时序控制,当无人抢答且时间到时,报警。
计时电路主要由集成计数器74LS192,秒脉冲电路和显示电路组成。
由主持人对定时时间电路进行控制,闭合电键对计时器进行清零复位,打开电键开始倒计时。
计数器的时钟脉冲由秒脉冲电路提供。
该部分主要由555定时器秒脉冲产生电路、十进制减法计数器74LS192和1个7段数码管及相关电路组成。
7LS192实现减法计数,显示到数码管上,其时钟信号由时钟产生电路提供。
74LS192的预置数控端实现预置数,当有人抢答时,停止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时时间到,BO2输出低电平到时序控制电路,控制报警电路报警,同时以后选手抢答无效。
以下对计数部分和脉冲部分进行分析。
集成十进制同步可逆计数器74LS192是一个具有双时钟的、异步清零、异步置数同步十进制计数器。
74LS192功能分析如下。
1、异步清零
当CR=1时,计数器立即清零,与CP脉冲无关。
2、异步置数功能
为异步置数控制端,低电平有效。
当CLR=0、
=0时,计数器置数,D3、D2、D1、D0被置数,不受CP脉冲的控制。
3、保持功能
当CR=0,
=0时,CPd和CPu接固定电平,计数器处于保持状态。
4、两种计数模式
当CR=0,
=1时,CPu为加计数端,当计数脉冲CP由CPu端输入,CPd接固定电平,为十进制加法计数器。
CPd为减数计数端,当计数脉冲CP由CPd端输入,CPu接固定电平,为十进制减法计数器。
当开关J5断开时CLR=O、
=0此时计数器处于置数状态,裁判员可以根据题目的难易程度通过修改74LS192四个输入来调整计时的时间并在计时数码管上显示设定的时间。
当J5闭合计时器开始倒计时,要是在计时没有完成前有选手按下了抢答器的按键,抢答器被锁定的同时主控电路也会把倒计时电路锁定。
锁定的原理就是把脉冲信号锁定从而使计时电路处于保持状态显示抢答时的时间。
如果计时结束仍然没有选手抢答,74LS192四个输出端输出的信号分别经过非门后再经过一个与非门74LS20,74LS20的输出信号同时把74LS192和74LS175的CP脉冲信号锁定使计时器显示为0不变使抢答电路被锁定抢答无效。
用555集成电路组成多谐振荡电路为计时系统提供脉冲。
由555定时器和外接元件R1、R2、C构成多谐振荡器,脚2与脚6直接相连。
555构成多谐振荡器如图2.3所示。
图2.3555构成多谐振荡器
电路没有稳态,仅存在两个暂稳态,电路亦不需要外接触发信号,利用电源通过R1、R2向C充电,以及C通过R2向放电端
放电,使电路产生振荡。
电容C在
和
之间充电和放电,从而在输出端得到一系列的矩形波。
图2.4为多谐振荡器的波形图。
图2.4多谐振荡器波形图
2.4报警电路
此电路主要完成抢答开始、抢答选手的报警提示和控制时间结束的报警提示。
2.4.1声音报警电路
声音报警电路采用单稳触发器驱动蜂鸣器来实现。
单稳态触发器的工作特点是:
只有一个稳定状态,即无信号触发时,电路处于稳定状态;在抢答过程中,在规定的时间内无人抢答时,74LS20的四个输入端为高电平,输出端为低电平,电路报警提醒主持人,此后的抢答按键无效[7]。
声音报警电路如图2.5所示。
图2.5声音报警电路
2.4.2光报警电路
光报警电路采用发光二极管电路,原理图如图2.6所示。
当开关闭合时对应的二极管就会发光。
当计时器显示到0还没有选手抢答的话74LS20的四个输入端为高电平,输出端为低电平,显示器则显0的同时红色发光二极管就会发光提醒选手和裁判时间已经到了。
图2.6光报警电路
3总体电路设计
本多路竞争电路设计包括抢答电路、显示电路、计时电路以及报警电路。
接通电源后,主持人将开关拨到“清除”状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置于“开始”状态,宣布“开始”抢答器工作。
定时器倒计时。
选手在定时时间内抢答时,抢答器完成:
优先判断、编号锁存、编号显示。
当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
抢答器的总体原理框如图3.1所示。
图3.1抢答器总体框图
抢答器原理图如图3.2所示。
图3.2抢答器原理图
4主要芯片介绍
4.174LS175寄存器
74LS175芯片为锁存器锁存电路,本设计中的锁存功能是通过74lLS175N实现的。
由D触发器组成的4位数码寄存器74LS175CP为时钟脉冲端,CR为清零端。
74LS175的功能表如表4.1所示。
表4.174LS175功能表
输入
输出
RD
CP
1D
2D
3D
4D
1Q
2Q
3Q
4Q
L
X
X
X
X
X
L
L
L
L
H
↑
1D
2D
3D
4D
1D
2D
3D
4D
H
H
X
X
X
X
保持
H
X
X
X
X
X
保持
一个74LS175N芯片中包含有四个D触发器,D触发器具有锁存功能。
要实现对从四个74LS160出来的16个二进制数的锁存,需要4个74LS175N芯片。
利用单稳态的输出脉冲来控制4个74LS175N芯片。
将单稳态的输出取反后,作为74LS175N的触发脉冲。
每一个D触发器可以实现一位锁存,也就是说,对四输出的74LS160,每一个芯片都需要一个74LS175N来实现四位锁存[12]。
锁存器连接图如图4.1所示。
图4.1锁存器连接图
4.274LS192计数器
74LS192是双时钟方式的十进制可逆计数器。
(bcd,二进制)。
1、CPU为加计数时钟输入端,CPD为减计数时钟输入端。
2、LD为预置输入控制端,异步预置。
3、CR为复位输入端,高电平有效,异步清除。
4、CO为进位输出:
1001状态后负脉冲输出,
5、BO为借位输出:
0000状态后负脉冲输出。
74lLS192功能表如图4.1所示。
表4.174LS192真值表
输入
输出
MR
一
PL
CPu
CPd
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
X
X
X
X
X
X
X
0
0
0
0
0
0
x
x
d
c
b
a
d
c
b
a
0
1
↑
1
X
X
X
X
加计数
0
1
1
↑
X
X
X
X
减计数
4.3555定时器
555电路的内部电路方框图如图4.3所示。
它含有两个电压比较器,一个基本RS触发器,一个放电开关管T,比较器的参考电压由三只5KΩ的电阻器构成的分压器提供。
它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为
和
。
A1与A2的输出端控制RS触发器状态和放电管开关状态。
当输入信号自6脚,即高电平触发输入并超过参考电平
时,触发器复位,555的输出端3脚输出低电平,同时放电开关管导通;当输入信号自2脚输入并低于
时,触发器置位,555的3脚输出高电平,同时放电开关管截止[9]。
是复位端(4脚),当=0,555输出低电平。
平时
端开路或接VCC。
图4.3555定时器内部框图及引脚排列
VC是控制电压端(5脚),平时输出作为比较器A1的参考电平,当5脚外接一个输入电压,即改变了比较器的参考电平,从而实现对输出的另一种控制,在不接外加电压时,通常接一个0.01μf的电容器到地,起滤波作用,以消除外来的干扰,以确保参考电平的稳定。
T为放电管,当T导通时,将给接于脚7的电容器提供低阻放电通路。
555定时器主要是与电阻、电容构成充放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。
这就很方便地构成从微秒到数十分钟的延时电路,可方便地构成单稳态触发器,多谐振荡器,施密特触发器等脉冲产生或波形变换电路[9]。
4.474LS148
74LS148是一个八线-三线优先级编码器在优先编码器电路中,允许同时输入两个以上编码信号。
不过在设计优先编码器时,已经将所有的输入信号按优先顺序排了队。
在同时存在两个或两个以上输入信号时,优先编码器只按优先级高的输入信号编码,优先级低的信号则不起作用。
74LS148优先编码器为16脚的集成芯片,其中0—7为输入信号,A2,A1,A0为三位二进制编码输出信号,IE是使能输入端,OE是使能输出端,GS为片优先编码输出端[10]。
74LS148管脚图如图4.4所示。
图4.474LS148管脚图
表4.274LS148真值表
输入
输出
EI
0
1
2
3
4
5
6
7
A2
A1
A0
GS
E0
H
X
X
X
X
X
X
X
X
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
L
L
X
X
X
X
X
X
X
L
L
L
L
L
H
L
X
X
X
X
X
X
L
H
L
L
H
L
H
L
X
X
X
X
X
L
H
H
L
H
L
L
H
L
X
X
X
X
L
H
H
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 带有 语音 播报 路数 显示 竞争 电路设计 设计 说明