触发器时序逻辑电路.docx
- 文档编号:26911368
- 上传时间:2023-06-24
- 格式:DOCX
- 页数:19
- 大小:278KB
触发器时序逻辑电路.docx
《触发器时序逻辑电路.docx》由会员分享,可在线阅读,更多相关《触发器时序逻辑电路.docx(19页珍藏版)》请在冰豆网上搜索。
触发器时序逻辑电路
第12章习题
12-1填空题
1.数字电路分为组合逻辑和时序逻辑两大类。
2.时序逻辑电路的输出取决于输入状态和输入前的输出状态,因此电路具有记忆功能。
触发器是构成时序逻辑电路的基本单元,其本身也由
门电路构成,但其中包含有反馈环节,因此它是时序逻辑电路的基本单元。
3.集成触发器的置1端可以根据需要预先将触发器置1,置0端可以根据需要预先将触发器置0,而不受时序脉冲的同步控制。
4.计数器统计的是CP脉冲的个数,它有3种分类方法,按计数进位不同,分为二进制、十进制和任意进制计数器;按计数规律不同,分为加法、减法和可逆计数器;按计数器中触发器翻转是否同步分为
同步计数器和异步计数器,其中同步计数器的计数速度较快。
5.寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件,它一般由触发器构成,且每个触发器只能存储1位二进制信息。
6.半导体存储器有两种,一种称为随机存取存储器,简称RAM;另一种称为只读存储器,简称ROM。
7.存储器的存储容量是指存储器能够存储0和1的个数,一般用
字数×位数来表示。
字数指字线的数目,位数指数据线的总的数目
8.移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和
双向移位寄存器。
9.在所有触发器中,JK触发器的逻辑功能是最完善的,它没有同步触发器的空翻现象,也没有同步触发器状态不定的现象,而且比D触发器和
T触发器的功能齐全。
10.JK触发器的逻辑功能是J=0,K=0时,Q=0;J=0,K=1时,Q=0;J=1,K=0时,Q=1;J=1,K=1时,翻转。
输入信号过后保持输入信号到来时的功能称为记忆功能,翻转功能称为计数功能。
11.D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同,但在画波形图时应为D触发器的Q态与输入端的D态相同。
12.RS触发器的逻辑功能可概括为:
R端和S端同时无效时,触发器
保持原状态;R端和S端同时有效时,触发器处于不定状态;R端有效,S端无效时,触发器处于1状态;R端无效,S端有效时,触发器处于0状态。
13.某压力报警系统的逻辑电路如图12-42所示。
已知压力传感器压力安全时输出为0,压力不安全时输出为1。
按钮开关S是供维修人员使用的。
通过阅读逻辑电路图可知
图12-42题13图
⑴压力安全时,Q=1,Y1=0,蜂鸣器不响,Y2=1,绿色LED发光。
⑵压力不安全时,Q=0,Y1=1,蜂鸣器响,Y2=0,红色LED发光。
⑶压力不安全有维修人员在场按下开关S时,Q=0,Y1=0,蜂鸣器不响,Y2=0,红色LED发光。
12-2选择题
1.边沿触发器输出状态的变化发生在CP脉冲的(B)。
A.上升沿B.下降沿或上升沿C.CP=1期间D.CP=0期间
2.所有触发器中应用最广泛的是(B)。
A.电平触发器B.主从触发器C.边沿触发器
3.欲寄存8位数据信息,需要触发器的个数是(A)。
A.8个B.16个C.4个D.9个
4.时序逻辑电路一般由(C)构成。
A.触发器或门电路B.门电路
5.
同步RS触发器的逻辑符号是图12-43中的(B)
7.
某计数器在计数过程中,当计数器从111状态变为000状态时产生进位信号,此计数器是(A)计数器。
A.八进制B.七进制C.六进制D.三进制
8.右移寄存器在连续送入的CP脉冲的作用下,可将存放的数码(C)。
A.从低位到高位串行输入,串或并行输出
B.从低位到高位并行输入,串或并行输出
C.从高位到低位串行输入,串或并行输出D.从高位到低位并行输入,串或并行输出
9.下列电路中不属于时序逻辑电路的是(C)。
A.同步计数器B.异步计数器C.编码器D.寄存器
10.同步预置式的十进制加法计数器,预置初始值为0011,则产生进位前的计数状态是(A)。
A.1001B.1100C.1101D.1110
11、如图21所示的逻辑符号中,RD的作用是()。
JQ
CP
KQ
RD(图21)
a、置1端b、置0端c、时钟信号输入端
(答:
b)
12、由图22所示连接处理方法可知,JK触发器转换成为了()。
AJQ
KQ
(图22)
a.D触发器.b.T′触发器.C.T触发器.
(答:
c)
13、由图23所示逻辑符号可知,该触发器为()触发翻转的RS触发器.
SQ
CP
RQ
(图23)
a.上升沿b.下降沿c.CP信号
(答:
b)14、在逻辑功能上,只具有置0和置1逻辑关系的触发器是()。
a.RS;b.JK;c.D.
(答:
c)
15、.在逻辑功能上,具有约束条件的触发器,只有()。
a.RS;b.JK;c.D.
(答:
a)
12-3判断
1.同步RS触发器只有在CP信号到来后,才依据R、S信号的变化来改变输出的状态。
()
答案:
√
2.二进制计数器中,每一位触发器的进位信号是产生在由0变1的时候。
()
答案:
×
3.触发器是构成时序电路的基本单元。
()
答案:
√
4.触发器具有记忆功能。
()
答案:
√
5.不仅可以用与非门构成RS触发器,还可以用或非门构成RS触发器。
()
答案:
√
6.主从JK触发器电路中,主触发器合从触发器输出状态的翻转是同时进行的。
()
答案:
×
7.所谓上升沿触发,是指触发器的输出状态变化是发生在CP=1期间。
()
答案:
×
8.主从JK触发器的初始状态为0,当J=K=1,CP=1时,Q=1。
()
答案:
×
9.按照计数器在计数过程中触发器翻转的次序,把计数器分为同步、异步计数
器。
()
答案:
√
10.存储器即为寄存器,两者实质上是一样的。
(×)
11.门电路无记忆功能,但用门电路构成的触发器具有记忆功能。
(√)
12.在触发器的逻辑符号中,用小圆圈表示反相。
(√)
13.一个触发器只能保存一位二值信息。
(√)
14.所谓上升沿触发,是指触发器的输出状态变化发生在CP脉冲从0到1的时
刻。
(√)
15.T触发器中当T≡0时,称其为T触发器。
(×)
16.每个触发器均有两个状态相反的输出端。
(√)
17.加法计数器一般为同步计数器,减法计数器一般为异步计数器。
(×)
12-4作图题
1.
根据图12-44(a)所示的逻辑符号及图12-44(b)所示的CP、R、S
图12-44题1图
解:
见图12-44(c)
图12-44(c)
2.图12-45所示电路为D锁存器,试对应CP和D的波形画出Q端的波形。
并说明此锁存器为电平触发方式还是边沿触发方式?
若为电平触发是高电平有
效还是低电平有效?
若为边触发沿触发触发沿是上升沿还是下降沿?
a)
(b)
图12-45题2图
图12-45(c)
解:
见图12-45(c)
3.已知下降沿触发的JK触发器各输入端波形如图12-46所示请对应画出输出Q端的波形。
图12-46题3图
解:
见图12-46(a)所示:
图12-46(a)
4.
已知图12-47所示电路中触发器均为边沿触发器,请对应于CP、CR、D的波形画出Q0和Q1的波形(设FF0和FF1初始状态均为1)。
图12-47题4图
解:
见图12-47(a)所示
(a)电路图(b)波形图
图12-48
解:
见图12-48(a)所示
图12-48(a)
6.试分析图12-49所示的电路,若初始状态为0,请列出在计数脉冲CP作用下的工作状态表。
画出工作波形图,并指出它是几进制计数器。
图12-49
解:
该电路为三进制电路
1)工作状态表
2)波形图见图12-48(a)
见图12-48(a)所示
7.图12-50所示的寄存器初态Q3Q2Q1Q0=0000,串行输入端DSL输入的数据
为1101,试画出在连续四个CP脉冲作用下寄存器的状态波形图,并列出状态表。
图12-50题7图
解:
(1)波形图见图12-50(a)
图12-50(a)
2)状态表
12-5设计题
1.按如下规定的要求画出相应的边沿JK触发器的逻辑符号
1)CP的上升沿触发,异步置0端、置1端高电平有效;
解:
见下图
2)CP的下降沿触发,异步置0端、置1端低电平有效
解:
见下图
2.图12-51是四位二进制加法计数器的逻辑符号,CR为异步清零端,LD为同步清零端。
试用异步置0法构成十进制加法计数器。
要求写出清零端信号的逻辑表达式,并画出逻辑电路图
图12-51题2图
解:
该LS161为4位二进制计数器,可计16个十进制数,根据题意要求,将10以上的6个数剔除,当计数器计到10,进位回0,即可形成一个10进制计数器。
将Q3、Q1的输出端连接到与非门的输入端(图12-51a),与非门的输出端接CR异步清零端,当Q3Q2Q1Q0=1010时,CP端输入了10个脉冲,Q3、Q1为高电平,与非门输出低电平,计数器清零。
清零逻辑表达式为CRQ1Q2。
3.试用74LS161构成一个从1计到12的十二进制计数器
解:
将图12-51(a)中的与非门两个输入端分别改接到Q3Q2,即构成十二
进制计数器。
当Q3Q2Q1Q0=1100,为十二进制的12,计数器清零。
1.基本RS触发器电路如下,画出Q,Q的输出波形
SR
答案:
S
R
Q
Q
2.在如下图的JK触发器中,CP和J.K的波形如图,试对应画出Q和Q的波形,触发器的初始状态为0。
CP
J
CP
QJ
QK
答案:
3、如图16所示,读图填空:
);
(1)RD=0时F2F1的状态Q2Q1=(
触发;
CP脉冲下降沿到达时,Q2Q1=()
Q2Q1
图16)
[答:
(1)Q2Q1=00
(2)Q1n1JQ1nKQ1n;Q2n1D。
(3)F1是下降沿触发;F2是上升沿触发。
4)第一个CP上升沿到达是Q2Q1=00;第一个CP下降沿到达时,F1
发生翻转,所以Q2Q1=01。
]
4、电路如图19所示,各触发器的初始状态为0,按下列步骤分析电路
(图19)
1)写出各触发器的时钟方程,驱动方程。
2)求出各触发器的状态方程,并标注出相应时钟条件:
3)列出状态表:
4)画出状态图,并说明逻辑功能。
答:
①触发器的驱动方程为:
J0=K0=1;J1K11;J2K21时钟方程:
CP0=CP;CP1Q0n;CP2Q1n
2
状态方程为:
3状态表
Q2n
Q1n
n
Q0
Q2n1
Q1n1
n1
Q0n1
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
4状态图为:
000001010011100101110111
5逻辑功能为:
异步八进制加法计数器
33、电路图22由JK触发器及与非门构成,试写出特性方程、驱动方程和状态方程。
该电路若在K输入处以0代替Qn,则电路功能是否改变?
图22)
(答:
①特性方程为:
Qn1JQnKQn
②驱动方程为:
JQn?
1Qn,KQn
③状态方程为:
Qn1Qn?
QnQn?
Qn0
④若电路在K输入以0代替Qn,则状态方程变为
Qn1Qn?
Qn0?
QnQn,
电路的功能会改变。
)
35、分析图24所示电路的逻辑功能。
并写出驱动方程、状态方程、状态表,画
出状态图,说明此电路的逻辑功能,能否自启动?
(图24)(答:
①驱动方程:
K1=1,J1Q2n;K21;J2Q1n
②状态方程:
Q1n1J1Q1nK1Q1nQ2nQ1n,
Q2n1J2Q2nK2Q2nQ1nQ2n
③状态表
Q2n
Q1n
Q2n+1
Q1n+1
0
0
1
0
0
1
0
0
1
0
0
1
1
1
0
0
④状态图:
00
11
⑤此电路的逻辑功能是同步三进制计数器,能自动。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 触发器 时序 逻辑电路