论文赵晓辉.docx
- 文档编号:26855598
- 上传时间:2023-06-23
- 格式:DOCX
- 页数:46
- 大小:452.89KB
论文赵晓辉.docx
《论文赵晓辉.docx》由会员分享,可在线阅读,更多相关《论文赵晓辉.docx(46页珍藏版)》请在冰豆网上搜索。
论文赵晓辉
北方民族大学
学士学位论文
论文题目:
实验用DSP系统EVM板的设计与实现-软件部分
院(部)名称:
电气信息工程学院
学生姓名:
赵晓辉
专业:
信息工程学号:
20050048
指导教师姓名:
郑华
论文提交时间:
2009年5月19日
论文答辩时间:
2009年5月23日
学位授予时间:
北方民族大学教务处制
摘要
DSP技术已广泛地应用于信号检测与信息处理等领域.在教学中应用实验用教学系统已越来越重要。
实验用DSP系统EVM板是基于TM320C5416设计开发的。
在设计开发过程中先进行软硬件功能划分。
硬件部分给出了各功能模块设计,软件部分设计是基于硬件设计进行的,选择实验用常用算法来具体实现,主要是FIR算法的DSP实现。
整个调试过程可以分为三个部分,独立的硬件调试和软件调试,以及系统联调。
独立的软件调试确保整个信号处理的算法正确并能够保证足够的计算精度(性能指标),系统联调是将硬件和软件整合起来调试,从中发现问题并做相应修改。
软件设计开发的过程中,先在MATLAB环境下进行算法仿真,其次给出对应的软件流程图,最后再CCS平台上编程实现。
关键词:
DSP,数字滤波,FIR,TMS320C54x,窗函数法
ABSTRACT
Withmanyexcellentfeatures,DSPisusedwidelyinvariousfieldssuchasvibrationandnoisyfilterrecently.
ExperimentalDSP’ssystemEVMboardisbasedonTM320C5416.Carriesonthesoftwareandhardwarefunctiondivisionfirstinthedesignperformancehistory.Thehardwareparthasgivenvariousfunctionalmoduledesign,thesoftwarepartdesigniscarriesonbasedonthehardwaredesign,choosestheexperimentalcommonlyusedalgorithmtocometorealizeconcretely,ismainlyFIRalgorithmDSPrealizes.Theentiredebuggingprocessmaydivideintothreeparts,independenthardwaredebugandsoftwaredebugging,aswellassystemjointingshakedowntesting.Theindependentsoftwaredebuggingguaranteedthattheentiresignalprocessingthealgorithmcorrectandcanguaranteetheenoughcomputationalaccuracy(performanceindex),systemjointingshakedowntestingisgetsupthedebuggingthehardwareandthesoftwareconformity,foundthattheproblemandmakesthecorrespondingrevision.
Intheprocessofsoftwaredesignanddevelopment,simulatintheMATLABenvironment,thengivethecorrespondingsoftwareflowchart,finallyprogramontheCCSplatform.
Keywords:
DSP,digitalfilter,FIRalgorithm,TMS320C54x,windowfunction
目录
前言3
第1章DSP芯片及结构原理5
1.1DSP芯片及系统5
1.1.1DSP发展历史5
1.1.2DSP系统的特点5
1.1.3DSP芯片的应用6
1.2TMS320C54X系列主要特点7
1.2.1CPU部分7
1.2.2指令系统7
1.2.3C54xDSP芯片内部硬件功能单元如下8
第2章DSP实验系统总体方案9
2.1DSP实验系统各模块功能分析9
2.1.1DSPEVM板电路原理图9
2.1.1主机通信接口HPI10
2.1.2缓冲串口BSP12
2.1.3定时器13
2.1.4时钟产生器14
2.1.5存储器15
2.2DSP应用系统设计开发过程15
第3章DSPEVM板的硬件设计19
3.1TMS320C54XEVM操作19
3.2TMS320C54X存储接口19
3.3PC/AT主机接口19
3.4TMS320C54XI/O接口23
3.5主机与目标处理器的通信26
3.6外部串行口27
3.7模拟接口27
第4章FIR数字滤波算法在EVM板上的软件实现30
4.1FIR滤波器的基本原理和设计方法30
4.2FIR数字滤波器的设计与分析30
4.3FIR数字滤波算法实现31
4.3.1算法实现31
4.3.2基于DSP的FIR滤波器编程32
4.3.3FIR滤波器的调试与仿真33
结论35
致谢36
参考文献37
附录1:
电路原理图38
附录2:
英文原文39
附录3:
中文译文44
前言
数字信号处理,或者说对信号的数字处理(包括对信号进行采集、变换、滤波、估值、增强、压缩、识别等),是20世纪60年代前后发展起来的并广泛应用于许多领域的新兴学科。
进入70年代以来,随着计算机、大规模集成电路和超大规模集成电路,以及微处理器技术的迅猛发展,数字信号处理无论在理论上还是在工程应用中,都是目前发展最快的学科之一,并且日趋完善和成熟。
下图1-1是数字信号处理系统的简化框图。
此系统先将模拟信号变换为数字信号,经数字信号处理后,再变换成模拟信号输出。
其中抗混叠滤波器的作用.是将输入信号x(t)中高于折叠频率(其值等于采样频率的一半)的分量滤除,以防止信号频诺的混叠。
随后,信号经采样和A/D变换后,变成数字信号x(n)。
数字信号处理器对x(n)进行处理,得到输出数字信号y(n),经D/A变换器变成模拟信号。
此信号经低通滤波器,滤除不需要的高频分量,最后输出平滑的模拟信号y(t)。
图0-1数字信号处理系统的简化框图【1】
实际的数字信号处理系统,并不一定要包括上图所示的所有方框。
例如,有的系统只需输出数字信号,不需要D/A变换器;有的系统的输入已经是数字信号,也就不需要采样/保持器和A/D变换器了;对于纯数字系统,则只需要数字信号处理器这一核心部分即可。
数字信号处理技术已广泛应用于数字通信、雷达、遥感、声纳、语音合成、图像处理、测员勺控制、高清晰度电视、数字音响、多媒体技术、地球物理学、生物医学工程、振动工程以及机器人等各个领域。
随着科学技术的发展,其研究范围和应用领域还在不断地发展和扩大。
数字信号处理技术之所以发展得这样快,应用得这样广,是与它的突出优点分不开的。
归纳起来.它有以下4个方面的优点:
(1)精度高。
(2)灵活性大。
(3)可靠性高。
(4)时分复用。
数字信号处理技术的实现方法,可以分为3类
(1)软件实现法。
(2)硬件实现法。
(3)软硬件结合实现法。
本书主要讨论数字信号处理的软硬件实现法,即利用数字信号处理器(DSP芯片).通过配置硬件和编程,实现所要求的数字信号处理任务。
第1章DSP芯片及结构原理
1.1DSP芯片及系统
1.1.1DSP发展历史
广义而言,数字信号处理(DigitalSignalProeessing,DSP)技术主要是数字信号处理的各种算法;狭义上也可以理解为数字信号处理单片机,即通常我们所认为的DSP就是硬件工程师和芯片制造商所指专用于实现信号处理算法的微处理芯片。
信号处理的发展经历了三大阶段:
模拟信号处理及模拟信号处理器,模拟一数字混合处理器,数字信号处理和数字信号处理器。
伴随着DSP技术的不断发展,DSP处理器已经成为高性能嵌入系统或实时信号处理领域的主要处理器。
1.1.2DSP系统的特点
DSP芯片它的主要特点是:
1.哈佛结构
DSP内部采用的是程序空间和数据空间分开的哈佛(Havard)结构,允许同时取指令(来自程序存储器)和取操作数(来自数据存储器)。
而且,还允许在程序空间和数据空间之间相互传送数据,即改进的哈佛结构。
2.多总线结构
许多DSP芯片内部都采用多总线结构,这样可以保证在一个机器周期内可以多队访问程序空间和数据空间。
对DSP来说,内部总线是个十分重要的资源,总线越多,可以完成的功能就越复杂。
3.流水线结构
DSP执行一条指令,需要通过取指、译码、取操作和执行等几个阶段。
在DSP中.采用流水线结构,在程序运行过程中这几个阶段是重叠的。
利用这种流水线结构,加上执行重复操作,就能保证数字信号处四中用得最多的乘法累加运算可以在单个指令周期内完成。
4.多处理单元
DSP内部一般都包括有多个处理单元。
它们可以在一个指令周期内同时进行运算。
因此,DSP在进行连续的乘加运算时,每一次乘加运算都是单周期的。
DSP的这种多处理单元结构,特别适用于FIR和IIR滤波器。
5.特殊的DSP指令
为了更好地满足数字信号处理应用的需要,在DSP的指令系统个,设计了一些特殊的DSP指令。
6.指令周期短
随着集成电路工艺的发展,DSP广泛采用亚微米COMS制造工艺,其运行速度越来越快。
7.运算精度高
早期DSP的字长为8位,后来逐步提高到16位、24位、32位。
为防止运算过程中演出、有的累加器达到40依。
8,硬件配置强
片内具有串行口、主机接口(HPl)、DMA控制器、软件控制的等待状态产牛器、锁相环时钟产生器以及实现在片仿真符合IEEEll49.1标准的测试访问口,更易于完成系统设计。
DSP芯片的上述特点,使其在各个领域得到越来越广泛的应用。
1.1.3DSP芯片的应用
自从DSP芯片诞生以来,DSP芯片得到了飞速的发展。
DSP芯片高速发展,一方面得益于集成电路的发展,另一方面也得益于巨大的市场。
在短短的十多年时间,DSP芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。
目前,DSP芯片的价格也越来越低,性能价格比日益提高,具有巨大的应用潜力。
1.2TMS320C54X系列主要特点
1.2.1CPU部分
(l)先进的多总线结构,具有1条程序存储器总线、3条数据存储器总线和4条地线。
(2)40位算术逻辑运算单元(ALU),包括40位的桶形移位寄存器和2个独立的
位的累加器。
(3)17位X17位并行乘法器与40位专用加法器相连,用于非排流水线的单周期乘加操作。
(4)比较、选择、存储单元(CSSU)。
(5)指数编码器可以在单个周期内计算40位累加器中数值的指数。
(6)双地址生成器包括8个辅助寄存器和两个辅助寄存器算术运算单元(ARAU)。
(7)l92K字寻址存储空间(64K字程序存储器、64K字数据存储器以及64空间),在’C548和’C549中存储空间可扩展至8M字。
(8)片内ROM,可配置为程序/数据存储器。
(9)片内双寻址RAM(DARAM)。
(10)片内单寻址RAM(SARAM)(仅’C548和’C549)。
‘C54x中的DARAM分成若干块。
由于在每个机器周期内,允许对同一DARAM块寻址(访问)2次,因此CPU可以在一个机器周期内对同一DARAM块读出1次和写入1次。
一般情况下,DARAM总是映象到数据存储器空间,主要用于存放数据。
但是,它也可以映象到程序存储器空间,用来存放程序代码。
1.2.2指令系统
(1)单指令重复和块指令重复操作。
(2)块存储器传送指令。
(3)32位长操作数指令。
(4)同时读入两个或3个操作数的指令。
(5)并行存储和并行加载的算术指令。
(6)条件存储指令。
(7)从中断快速返回指令。
1.2.3C54xDSP芯片内部硬件功能单元如下
(l)中央处理单元(CPU)。
可以进行高速并行算术和逻辑处理。
(2)内部总线结构。
TMS320C542DSP芯片有八条16位总线,包括四条程序/数线和四条地址总线,因此,可以在每个指令周期内产生两个数据存储地址,大大提并行数据处理数度。
(3)特殊功能寄存器。
TMS320C542DSP芯片有26个特殊功能寄存器,用于对各功能模块进行控制。
(4)数据存储器。
TMS320C542DSP芯片的数据存储器为10KDARAM。
DARAM访问RAM。
(5)程序存储器。
TMS320C542DSP芯片的程序存储器为2KROM。
(6)I/O端口。
TMS320C542DSP芯片只有两个通用I/O。
(7)主机通信接口(HPI)。
HPI提供与主储器接口的并行接口。
通过TMS320C542芯片片内存储器实现。
TMS320C542DSP芯片与主处理器之间的信息交换。
(8)串行接口。
TMS320C542DSP芯片有一个带缓冲的同步串行接口(BSP)和时分复用端口(TDM)。
(9)定时器。
TMS320C542DSP芯片具有一个带4位预定标器的16位定时电路。
器可以有专门的状态编程实现停止、重启动、复位和禁止。
定时器计数器每次减少,则产生一个定时中断。
在每个CLKOUT周期,定时器计数器减少1。
(10)中断系统。
TMS320C542DSP芯片的中断可以由硬件驱动(硬件中断)或软动(软件中断)。
当中断产生后,TMS320C542DSP芯片会挂起它的主程序,而中断服务程序,而执行中断服务程序(ISR)。
一般的,中断由需要去数据或给数硬件器产生(例如ADC、DAC和其他处理器等)。
上述硬件功能单元将在下面的章节中有选择地加以介绍,并为之增加初始化设置。
第2章DSP实验系统总体方案
2.1DSP实验系统各模块功能分析
2.1.1主模块
主模块包含DSP芯片TMS320VC5416,它是整个EVM板的核心,负责对信号的处理,实现各种常用算法。
图2-1DSPEVM板电路原理图【12】
2.1.1主机通信接口HPI
下图所示为HPI结构示意图,通过下图简单描述一下主机接口寄存器的功能及访问权限。
HPI有三个寄存器:
地址寄存器HPIA,控制寄存器HPIC以及数据寄存器HPID,其功能见表2-1。
表2-1HPI寄存器功能描述【1】
寄存器
C54地址
说明
HPIA
-
HPI地址寄存器,只能由主机读写。
该寄存期对应主
机访问的c54x的片内R蒯地址。
HPIC
002Ch
HPI控制寄存器,只能由主机读写。
HPID
-
HP工数据寄存器,只能由主机读写。
主机读写该寄存
器将修改C54x的片内HPI共享RAM。
HPI有两种操作模式:
共享访问模式(SAM)和主机独享模式(HOM)。
在共享模式中,C542DSP和上位机都可以访问HPI存储器。
在这种模式下,非同步的主问在内部被重新同步,并且在C542和上位机访问周期发生冲突的情况下,上位机先权。
在主机独享模式中,只有主机可以访问HPI存储器。
因而在本课题中,HPI在共享访问模式,在该模式下,HPI支持高速、背靠背的主机访问,若C542DSPMHz的CLKOUT运行,那么HPI可以每5个CLKOUT周期(即64Mbps)传送字节。
对于主机读操作,主机先访问HPIA,将要读取的地址放入到里面,然后接口自动该地址的数据放到HPID,当主机访问HPID是就可得到所要读的数据;主机的写,也是先将要访问的地址放入地址寄存器HPIA,然后访问数据寄存器HPID,将要的数据放入HPID,最后接口会自动地将数据放入对应的地址单元的。
主机可对三存器(HPIC,HPIA和HPID)实现访问,具体选中哪一个由HCNTLO和HCNTLI定,如下表2-2所示。
表2-2HPI寄存器寻址【1】
HCNTL1
HCNTL0
功能描述
0
1
主机可读写HPIC
0
1
主机可读写HPID,HPIA自动执行读后增加,写前增加
1
0
主机可读写HPIA
1
1
主机可读写HPID,但HPIA不受影响
图2-2主机使用通道B向目标处理器发送数据流程图【2】
HPI可以向C542提供16位数据,但是它的外部接口是8位的,所以它自动将相两个字节组合成一个16位字传送。
当上位机传送一个数据给HPI寄存器时,HPI控制逻辑自动对C542DSP内部双存取RAM中的一个专用的ZK字的存储块进行访问,完成数据的传送。
然后,C542DSP可以通过在自己的存储空间里访问这些数据。
HPI的RAM也可以作为一般的双存取数据或程序RAM。
图2-3目标处理器送过A通道将数据返回主机流程图【2】
2.1.2缓冲串口BSP
在TMS320C542中缓冲串口BSP由一个全双工、双缓冲串行口和一个自动缓冲单元(ABU)组成,其中的串行口功能与标准串口功能相同。
BSP的串口部分是C54XDSP标准串口的增强型,ABU是一个附加的逻辑部分,它可使串口独立于DSP的控制直接对C542内部存储器进行读/写,这使得串口传送开销最小,且有更快的数据传输速率。
BSP串口的这一功能更易于用数据直接传输(DMA)方式来实现TLC320AC01与C542的BSP之间的数据交换。
DMA方式就是无需CPU介入,在内部存储器、外部存储器以及芯片外设之间进行数据的传输和搬移,这样可以减少CPU占用的时间,保证数据收发处理的实时性。
BSP串口主要有五个寄存器,分别是:
(1)AXR:
llbits发送地址寄存器
(2)BKX:
1lbits发送缓冲大小寄存器
(3)ARR:
11bits接收地址寄存器
(4)BKR:
1lbits接收缓冲大小寄存器
(5)BSPCE:
BSP控制扩展寄存器,该寄存器主要用于设置缓冲串口的缓存大小以始地址,其中hitl4到11为只读,其余bit可读可写。
BSP还可以通过该寄器控制工作的时钟频率。
其最高6位组成ABU控制寄存器(ABUC)。
2.1.3定时器
片内定时器是一个可编程控制的定时器,它包括3个寄存器,并且能产生周期的中号。
定时器的分辨率是处理器CPU的时钟速率。
定时器中有一个4位的预标定期(PSC)和一个16位的计数器,因而动态范围相当大。
定时器有3个存储器映象寄存器:
TIM、PRD和TCR。
这3个寄存器在数据存储器地址及其说明下表2-3所示。
表2-3定时器寄存器的地址【1】
Timer0
Timer1
寄存器
说明
0024H
0030H
TIM
定时器寄存器,每计数一次自动减1
0025H
0031H
PRD
定时器周期寄存器,当TIM减为0后,CPU自动
将PRD的值载入TIM
0026H
0032H
TCR
定时器控制寄存器,包含定时器的控制和状态位
定时器控制寄存器(TCR)位结构如下表2-4所示
表2-4TCR位结构图【1】
15-12
11
10
9-6
5
4
3-0
保留
Soft
Free
PSC
TRB
TSS
TDRR
2.1.4时钟产生器
TMS320C542DSP的时钟产生器包括一个内部振荡器和一个锁相环(PLL)电路,关于时钟产生器的操作分为两种:
硬件配置的PLL和软件可编程PLL。
PLL在一个比CPU的机器频率低的外部频率下工作,这个特性可以降低来自高速化的时钟的高频噪声。
内部CPU时钟的产生是通过将外部时钟信号或内部振荡器频乘以一个因子N(PLLxN)。
如果使用的是内部振荡器电路,时钟源信号除以2就产了内部CPU时钟;如果使用的是外部时钟,内部CPU时钟是PLLxN的一个分频值。
所谓硬件配置PLL,就是通过C54X的3个引脚CLKMDI、CLKMDZ和CLKMD3状态,选定时钟方式,如下表所示。
由表可见,不用PLL时,CPU的时钟频率于晶体振荡器频率或外部时钟频率的一半;若用PLL,CPU的时钟频率等于晶体振荡频率或外部时钟频率乘以系数N(PLLxN),使用PLL可以使用比CPU时钟低的外时钟信号,以减少高速开关时钟所造成的高频噪声。
表2-5时钟配置模式【1】
引脚状态
时钟方式
CLKMD1
CLKMD2
CLKMD3
选择方案1
选择方案2
0
0
1
外部时钟源,PLL*3
外部时钟源,PLL*5
1
1
0
外部时钟源,PLL*2
外部时钟源,PLL*4
1
0
0
内部振荡器,PLLx3
内部振荡器PLLxs
0
1
0
外部时钟源,PLL*1.5
内部振荡器,PLLX4.5
0
0
1
外部时钟源,频率除以2
外部时钟源,频率除以2
1
1
1
内部振荡器,频率除以2
内部振荡器,频率除以2
1
0
1
外部时钟源,PLLxl
外部时钟源,P比x
0
1
1
停止方式
停止方式
软件可编程PLL具有高度的灵活性,可以设置两种时钟模式:
PLL模式和DIV(分)模式。
2.1.5存储器
‘c54x的总存储空间为192K字,分成3个可选择的存储空间:
54K字的程序存储空间128K字的数据存储空间和64K字的I/O空间。
所有的’c54x片内部有随机存储器(RAM和只读存储器(ROM)。
RAM有两种型式:
单寻址RAM(SARAM)和双寻址RAM(DARAM)。
’c54x片内还有26个映象到数据存储空间的CPU寄存器和外围电路寄存器。
’c54x结构上的并行性以及在片RAM的双寻址能力,使它能够在任何一个给定的机器周期内同时执行4次存储器操作:
1次取指、读2个操作数和写1个操作数。
与片外存储器相比,片内存储器具有不需插入等待状态、成本和功耗低等优点。
当然.片外存储器能寻址较大存储空间的能力,则是片内存储器无法比拟的。
2.2DSP应用系统设计开发过程
在设计需求规范,确定设计目标时,其实要解决二个方面的问题:
即信号处理方面和非信号处理的问题。
信号处理的问题包括:
输入、输出结果特性的分析,DSP算法的确定,以及按要求对确定的性能指标在通用机上用高级语言编程仿真。
非信号处理问题包括:
应用环境、设备的可靠性指标,设备的可维护性,功耗、体积重量、成本、性能价格比等项目。
算法研究与仿真这是DSP应用实际系统设计中重要的一步。
系统性能指标能否实现,以何种算法和结构应对需求,都是在这一步考虑的。
这种仿真是在通用机上用高级语言编程实现的,编程时最好能仿DSP处理器形式运行,以达到更好的真实性。
DSP芯片选择中通常有下列几条应注意的:
(1)精度:
表数格式(定点或浮点),通常可以用定点器件解决的问题,尽量用定点器件,因为它经济、速度快、成本低,功耗小。
但是在编程时要关注信号的动态范围,在代码中增加限制信号动态范围的定标运算。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 论文 赵晓辉