基于FPGA的多路正弦波信号发生器专用芯片设计.docx
- 文档编号:26753217
- 上传时间:2023-06-22
- 格式:DOCX
- 页数:8
- 大小:31.60KB
基于FPGA的多路正弦波信号发生器专用芯片设计.docx
《基于FPGA的多路正弦波信号发生器专用芯片设计.docx》由会员分享,可在线阅读,更多相关《基于FPGA的多路正弦波信号发生器专用芯片设计.docx(8页珍藏版)》请在冰豆网上搜索。
基于FPGA的多路正弦波信号发生器专用芯片设计
目前,正弦波信号发生器技术正逐渐成熟,各种直接数字频率合成器(DDS集成电路如AD9850等已得到广泛应用;FPGA方面也已经有相关的DDS设计。
但DDS专用芯片还很少见。
本文介绍了一种工作频率为25MHz、可进行异步串行通信、频率相位可调的3路正弦波信号发生器专用芯片的设计方法。
本设计采用OR1200处理器作为主控制器,通过Wishbone总线将3个DDS模块、UART控制器模块、片内RAM模块连接到系统中,构建出一个硬件平台;然后对OR1200进行软件编程,使UART控制器接收专用芯片外部异步串口传送的数据,将这些数据进行处理后传送到DDS模块相应寄存器,从而产生特定频率相位的正弦波信号;最后将程序固化到片内RAM中,在FPGA上实现多路正弦波信号发生器专用芯片的设计。
1理论分析
直接数字频率合成技术是20世纪60年代末出现的第三代频率合成技术。
该技术从相位概念出发,以Nyquist时域采样定理为基础,在时域中进行频率合成。
DDS频率转换速度快、频率分辨率高,并在频率转换时可保持相位的连续,因而易于实现多种调制功能。
DDS是全数字化技术,其幅度、相位、频率均可实现程控,并可通过更换波形数据灵活实现任意波形。
本设计实现频率相位可控的正弦波输出。
所用DDSIP软核原理框图如图1所示(未给出时钟和复位信号。
图1中,ftw_i为频率控制字,phase_i为相位控制字,ampl_o为正弦波信号幅度输出,phase_o为正弦波信号相位输出。
本设计中频率控制字的位宽为32位,选用的ROM波形数据为10×10结构,因此相位控制字的位宽
基于FPGA的多路正弦波信号发生器专用芯片设计
于国苹,王桂海,桑圣锋
(山东科技大学信息学院,山东青岛266510
摘要:
基于开源思想与SOPC技术,采用32位开源软核处理器OR1200和开源软核DDS,在FPGA上实现了频率、相位可预置并且可调的3路正弦波信号发生器专用芯片的设计。
该专用芯片基于OR1200固化专用程序实现,通过UART传输控制数据,可同时控制3路正弦波的产生,其频率范围为1Hz~100MHz,步进频率为1Hz,相位范围为0°~359°。
设计方案在DE2-70开发板上进行了实际验证,证明了设计的正确性和可行性。
关键词:
开源;软核;OR1200;DDS;专用芯片
中图分类号:
TN741文献标识码:
A
Designofmulti-channelsinewavesignalgeneratorspecial-purpose
chipbasedonFPGA
YUGuoPing,WANGGuiHai,SANGShengFeng
(CollegeofInformation,ShandongUniversityofScienceandTechnology,Qingdao266510,China
Abstract:
Thispaperprovidestheprojectofthreepathssinewavesignalgeneratorspecial-purposechipbasedonopensourceideaandSOPCtechnology.Thegeneratorusesthe32bitsopensourcesoftIPcoreCPUOR1200andopensourcesoftIPcoreDDS.Thefrequencyandphasecanpresetandregulate.Thesinewavesignalgeneratorspecial-purposechiprealizesbasedonOR1200curingspecialprogram,transfersthecontroldatathroughUART,andcontrolsthesystemtogeneratorthreepathssinewavesimultaneously.Thefrequencyrangeis:
1Hz~100MHzandsteppingis1Hz,thephaserangeis:
0°~359°.ThisdesignimplementspracticalverificationonDE2-70developmentboardofTaiwanYoujing,andprovesthecorrectnessandfeasibilityofthisdesign.
Keywords:
opensource;SoftIPcore;OR1200;directdigitalsynthesizer;special-purposechip
18
《微型机与应用》2010年第5期
1/4sinLUT
ampl_o(P-1…0phase_o(M-1…0
phase(M-1
phase(M-2
phase(M-3…0
ftw_i(N-1…0
phase_i(M-1…0
01
01
2M-2-1
z-1
z-1
图1DDS发生器原理框图
Reset
VCLK
图2
正弦波信号发生器专用芯片结构框图
为10位,正弦波幅度输出位宽也为10位。
图1中第1个加法器和第1个单位延时电路构成相位累加器。
它在时钟的控制下以步长ftw_i做累加,输出的N位二进制码与M位相位控制字phase_i相加作为波形ROM的地址。
由于在ROM中存取的是1/4周期的正弦波形数据,因此,根据正弦波不同的象限,由相位控制字的2个最高有效位(MSB来控制是否对波形ROM地址进行移位或者对幅度输出进行反相,最终输出10位的正弦波数字信号。
正弦波的输出频率fDDS为:
fDDS=(ftw_i×fS/2N
(1
式中,fS为DDS模块输入时钟频率。
正弦波的输出相位准DDS为:
准DDS=(phase_i×2π/2M(2频率相位值从UART串口输入,OR1200处理器根据
式(1和式(2对数据进行处理得出频率相位控制字,赋给相应DDS模块的频率相位寄存器,从而输出特定频率相位的正弦波信号[1]。
2专用芯片硬件设计
2.1专用芯片总体结构设计
正弦波信号发生器专用芯片的结构框图如图2所示。
Wishbone总线是整个硬件平台的系统总线,OR1200处理器的数据BIU(BusInterfaceUnit和指令BIU作为
Wishbone总线的主设备,UART控制器、3个DDS模块以
及FPGA片上RAM作为Wishbone总线的从设备,它们通过Wishbone总线连接到系统中。
OR1200是整个硬件
平台的主控制器,控制该专用芯片配置数据的读入与转换。
UART控制器模块主要实现该专用芯片与外部异步串口的通信,负责
读入配置数据。
3个DDS模块是产生正弦波信号的核心模块,根据频率控制
字和相位控制字产生特定频率相位的正弦波信号。
FPGA片上RAM作为该专用芯片的片内RAM,系统软件要固化在RAM中。
OR1200处理器、Wishbone总线、UART控制器模块及片内RAM模块的时钟直接连到外部时钟源上,3个DDS模块的时钟由外部时钟源通过PLL倍频得到。
本专用芯片为低电平复位。
2.2OR1200处理器
OpenRISC1200处理器(简称OR1200是Opencores组织发布维护的基于GPL并属于OpenRISC1000序列的一款RISC处理器。
OR1200是32位RISC,它具有哈佛结构、5级整数流水线,支持虚拟内存(MMU,带有基本的DSP功能,并且外部数据和地址总线接口符合Wishbone
标准[2]。
OR1200通用框架由CPU/DSP核心、直接映射的数据Cache、直接映射的指令Cache、基于DTLB的Hash表的数据MMU和指令MMU、电源管理单元及接口、Tick
定时器,调试单元及开发接口、中断控制器和中断接口、指令及数据Wishbone主机接口[3]组成。
2.3片内RAM设计
片内RAM由Altera公司的EDA工具QuartusII中MegaWizardPlug-InManager…生成。
它为单端口RAM,数据总线32位,大小为8KB。
编写的固化软件程序编译链接后转换为hex格式,在RAM初始化时固化到其中。
由QuartusII生成的片内RAM模块不具有Wishbone接口,本设计为其添加了1个Wishbone总线接口。
2.4DDS模块
DDS模块也是Opencores上的开源IP软核,没有标准的Wishbone接口模块,本设计为DDS模块添加了1个Wishbone总线接口。
该DDS模块主要有两类配置数据:
频率控制字和相位控制字。
给DDS模块加入2个硬件寄存器DDS_FTW和DDS_PHASE,利用这2个寄存器来控制连接到Wishbone总线接口上的输出数据是频率控
制字还是相位控制字。
2.5UART控制器模块
UART控制器模块是Opencores上符合工业标准16550A的开源IP核。
该IP核的设计采用Wishbone总线接口规范,支持可选择的32位数据模式和8位数据模式;使用FIFO操作实现,寄存器及所实现的具体功能符合NS16550A标准[4]。
在本设计中,UART控制器的波特
率默认值为9600b/s,UART控制器模块用于与专用芯
19
《微型机与应用》2010年第5期
开始
OR1200各寄存器初始化
UART控制器
初始化
串口数据处理
图3正弦波信号发生器
专用芯片固化程序流程
片外部UART串口通信,通过URXD引脚接收外部串口数据,通过UTXD向外部串口发送数据。
2.6Wishbone总线主从设备分配
Wishbone总线仲裁采用Opencores上开源软核wb_conmax,为8×16结构,即在该Wishbone总线模块中可以使用8个主设备和16个从设备[5]。
本系统中,OR1200的指令和数据单元为Wishbone总线的主设备;片内RAM模块、URAT控制器模块以及3个DDS模块为Wishbone总线的从设备。
根据各子模块在Wishbone总线上的位置和wb_con-max的逻辑实现,相应从设备的地址分配如下:
片内RAM:
0x00000000
DDS1
:
0x10000000DDS2
:
0x20000000DDS3
:
0x30000000UART
:
0x900000002.7顶层模块设计
本系统顶层模块例化各子模块,采用Wishbone总线
接口技术将各个子模块集成在一起,为每个子模块分配时钟和复位信号,实现硬件平台的总体设计。
设计中所用FPGA开发板的时钟为50MHz,OR1200处理器时钟为25MHz,Wishbone总线时钟为25MHz,3个DDS模块时钟为100MHz。
其他模块的时钟都为25MHz,设计中所用时钟都是通过FPGA芯片中的PLL分频及倍频实现的。
正弦波专用芯片的时钟设为各模块时钟的最小值
(25MHz,3个DDS模块的100MHz时钟通过PLL倍频
实现。
各模块的复位信号由顶层模块统一分配。
3专用芯片固化程序设计
正弦波信号发生器专用芯片的固化程序主要包括UART控制器初始化程序和串口数据处理程序两部分:
UART控制器初始化程序初始化UART控制器中的各个寄存器,使该控制器能够正常工作。
串口数据处理程序采用查询方式接收串口数据,将接收到的数据赋给相应寄存器变量,根据式(1和式(2进行计算,得到3路DDS模块的频率控制字和相位控制字,其固化
程序流程图如图3所示。
固化程
序首先初始化OR1200处理器的各个寄存器,然后对
UART控制器进行初始化,最后循环处理串口数据。
3.1UART控制器初始化程序
UART控制器中的寄存器都是8位或16位,通过对UART控制器的寄存器赋值来初始化UART控制器。
上电复位后UART控制器的初始化工作包括:
(1清空接收和发送FIFO。
(2清零接收和发送移位寄存器。
(3关闭中断。
(4设置Line控制寄存器为8个数据位、1个停止
位、无奇偶校验的通信模式。
(5读取Line控制寄存器的值,将其最高位置1,允许Divisor锁存器存取;通过设置Divisor锁存器的值设置波特率为9600b/s;将LCR赋回原值。
3.2串口数据处理程序
正弦波信号发生器专用芯片从外部串口接收到的数据分为3类:
相位、频率选择信号,相位或频率值,3路正弦波选择信号。
固化程序定义了1个32位的数据寄存器变量和1个8位状态寄存器变量。
串口数据处理程序采用查询方式接收串口数据,接收到的前4个数据进行相应转换后赋给数据寄存器变量,第5个数据放入状态寄存器变量中,作为相位信号、频率选择信号和3路正弦波选择信号。
若为相位信号,则将数据寄存器变量中的数据与0x3ff相“与”,然后根据式(2得到相位控制字;若为频率信号,则根据式(1得到频率控制字。
最后根据这个信号将数据寄存器变量中的值送入相应的
DDS模块硬件寄存器中(DDS_FTW和DDS_PHASE。
在FPGA上实现了一个多路正弦波信号发生器专用芯片的设计。
本设计在友晶公司的DE2-70开发板上进行了验证,使用开发板上3路10位视频数字信号转模拟信号的控制芯片ADV7123作为D/A转换芯片,最后得到3路频率相位可调的正弦波信号。
该正弦波信号发
生器专用芯片通过串口控制,而未来的设计中可以扩展数字按键控制或者触摸屏控制,不使用外部主控MCU也可以产生特定频率相位的正弦波信号。
参考文献
[1]KUMMM.DirectdigitalsynthesizerIPcore.pdf[EB/OL].
计[M].北京:
北京航空航天大学出版社,2008:
4-5.
[3]倪继利,陈曦,李挥.CPU源代码分析与芯片设计及Lin-ux移植[M].北京:
电子工业出版社,2007:
64-65.
[4]GORBANJ.UARTIPcorespecification.pdf[EB/OL].
(收稿日期:
2009-11-12
作者简介:
于国苹,女,1986年生,在读研究生,主要研究方向:
嵌入式系统。
王桂海,男,1960年生,副教授,主要研究方向:
嵌入式系统。
桑圣锋,男,1985年生,在读研究生,主要研究方向:
集成电路设计。
20
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 正弦波 信号发生器 专用 芯片 设计