低温共烧陶瓷组件设计指引.docx
- 文档编号:26751102
- 上传时间:2023-06-22
- 格式:DOCX
- 页数:20
- 大小:165.99KB
低温共烧陶瓷组件设计指引.docx
《低温共烧陶瓷组件设计指引.docx》由会员分享,可在线阅读,更多相关《低温共烧陶瓷组件设计指引.docx(20页珍藏版)》请在冰豆网上搜索。
低温共烧陶瓷组件设计指引
中国电子科技集团公司第四十三研究所技术文件
低温共烧多层陶瓷电路设计规范
一、介绍
本设计规范是根据LTCC生瓷带供应商提供的设计规范制定的,适用于军用及民用LTCC电路模块、微波电路模块的基本设计。
此文件所包含的信息,接受者没有四十三所的同意不得向第三者提供。
这份文件定义了标准的或最大的工艺叁数,在这份文件中的数据并不是LTCC的设计极限。
为了提高电路的性能和降低成本以及工艺技术的提升会随时对本文件进行修改。
如:
●工艺技术的进化;
●新材料的发展;
●客户的新需要;
●来自客户经验的反馈;
根据特定的需要,经技术人员认可也可以超越该规范的限制。
请经常和连络我们的技术部门,获取更多的信息和建议。
二、引用文件
本设计规范引用的文件:
《混合微电子电路设计指南》;<<厚膜电路平面设计规范>>。
三、术语说明
后烧表面电阻交错通孔顶层
内埋电阻
内埋电容
内埋孔内导带导热孔
堆积孔
通孔间距通孔直径底层
四、材料系统
●目前生产线上使用的LTCC材料组要有DuPont951、HL2000。
●用于高频电路的低损耗微波LTCC介质带材料:
Ferro–A6、DP943。
导体材料根据客户需要采用金系统和混合系统(外层是可以焊接的Pd/Ag导体及可丝焊的金导体,内层是Ag导体)。
LTCC生瓷带介质材料特性见表1
表1、生瓷带介质材料数据
性质
DP951
DP943
Ferro–A6S/M
厚度1)
951C250um
951PT114um
951P2165um
951PX254um
943C250um
943P5127um
943PX254um
0.094㎜、0.187㎜
烧结收缩率
(X、Y)
12.7±0.3%
9.5±0.3%
15.5±0.3%
烧结收缩率
(Z)
15±0.5%
10.3±0.5%
25±0.3%
介电常数
7.8(10MHz)
7.4(15G)
5.9(10MHz)
介质损耗
0.2%(10MHz)
0.09%
0.15%(10MHz)
绝缘电阻
>1012Ω(100VDC)
1012Ω(100VDC)
>1014Ω(100VDC)
击穿电压
>1000V/25um
1000V/25um
>1000V/25um
热导率
3W/mk
4.4W/mk
2W/mk
热胀系数
5.8ppm/K
6ppm/K
7.8ppm/K
烧结密度
3.1g/㎝2
3.2g/㎝2
2.5g/㎝2
抗折强度
320MPa
230MPa
130MPa
表2、导体材料性能
导体特性
陶瓷材料系统
DuPont951
陶瓷材料系统
FerroA6S/M
导体类型
内层Ag,Au
外层Ag,Au,PdAg
内层Ag,Au
外层Ag,Au,PdAg
顶层导体膜厚(μm)
10±3
10±3
内层导体膜厚(μm)
7to15±2
7to15±2
电阻mΩ/顶层(10μm)
Au<4
Ag<3
AgPd<30
Au<4
Ag<3
AgPd<30
电阻mΩ/内层
Au<4
Ag<3
Au<4
Ag<3
顶层导体粗糙度(RqμmRMS)(后烧)
Au:
0.8
Ag:
0.9
五、电路布线版图布局
目前我们二种布图尺寸,见下图。
一种为140×140mm(可用面积)。
170mm瓷片尺寸
140mm
对位标志
140mm
切割线可用面积
电路
图2、6Inch×6Inch基片布图尺寸
在电路布图时,各层的电路版图一定要设计上对位标记和对位孔,对位标记和对位孔的物理位置一定要重合,表层版图要设计上电路的切割线,但不要边框。
在瓷片的可用面积范围内分布多块电路。
注:
以上尺寸为烧结前尺寸。
六、基板尺寸及误差
基板尺寸最大可达125×125mm2,基板尺寸误差一般≦±0.5%。
烧结后基板电路图形收缩误差≦±0.3%。
最小的基板厚度为500um,厚度误差为≦±0.6%。
七、通孔
7.1通孔尺寸
通孔尺寸为100um、200um、250um、300um,采用高速转床或冲床在生瓷带上形成。
烧结后通孔尺寸为97um、180um、220um、260um。
通孔尺寸推荐与生瓷带厚度接近,推荐在各层中使用一种通孔尺寸,两种通孔尺寸在不同层中也是容许的。
7.2通孔覆盖区
连接直径小于250um通孔的导带,应有一个圆形或方形通孔覆盖区,通常是:
直径比通孔直径大50um,最优100um。
后烧结表面导体通孔覆盖区直径要≧400um。
7.3通孔间距
最小通孔节距(中心距),同一层内应为2.5×通孔直径,两层间交错通孔错位为2×通孔直径,最小通孔中心,距基板边沿距离应为3×通孔直径。
2.5×φvia2×φvia3×φvia
7.4堆积孔
堆积通孔通过各层是可以接受的。
但堆积通孔会导致表面通孔金属的凸起,我们推荐采用交错通孔以避免这种情况,最好是堆积通孔不要超过两层。
在需要密封焊的地方,最上面两层最好采用交错通孔。
7.5热通孔
热通孔直径我们推荐951AT为200um、951A2为250um、951AX为300um(为烧结前尺寸)。
热通孔最小中心距为3×φVia,最大热通孔阵列6.5×6.5㎜,最小热通孔阵列到基板边缘距离为4㎜。
7.4RF通孔
设计需要高频线和受约束的阻抗线可能需要埋置同轴型屏闭,通过经由受约束线两边平行放置穿越外面的通孔来实现。
射频通孔间距可以小到50um(在不同层上平行放置),只要它们是相互连同的。
射频通孔也可以是堆积的,只要通孔的中心距大于2.5倍的通孔,见下图。
RF通孔顶视图
八、导体
F
E
CBAD
G
H
8.1线宽、线间距
项目
标准
高密度
通孔覆盖区直径E(um)
250
100
线孔距C(um)
200
100
导体间距B(um)
150
75
导体线宽A(um)
150
75
线到基板边缘距离D(um)
300
200
焊接框区到基板边缘距离(um)
150
100
SMD焊区到通孔覆盖区距离F(um)
200
100
SMD焊区到导带距离(um)
200
100
SMD焊区到基板边缘距离H(um)
500
300
顶层导体线宽容差(μm)
<15μm
内导体线宽容差(um)
<15μm
8.2地和电源
250um300um550um
B
地和电源应尽可能地采用删格状结构,导体覆盖面积应小于50%,最佳是采用250um--400um线宽,550um间距。
经技术人员认可大面积电源和地也是可以的。
外层接地和电源面可采用大面积块状结构(后烧结)。
相邻层删格面应有一定的位移,保证基板厚度均匀一致。
局部地方可使用块状地和电源,来提高电路的RF性能。
连接到删格上的通孔,其覆盖区可采用方行结构,这样可使电流同时流到几个删格线上。
过孔到删格线最小距离为300um(B)。
8.3电阻
电阻可制作下列方阻
表2、表面电阻
方阻
温度系数
稳定性
精度(调阻)
精度(不调阻)
20Ω
<±200ppm
<0.5%
<±1%
<±20%
100
<±100ppm
<0.5%
<±1%
<±20%
1K
<±100ppm
<0.5%
<±1%
<±20%
10K
<±100ppm
<0.5%
<±1%
<±20%
100K
<±100ppm
<0.5%
<±1%
<±20%
1M
<±100ppm
<0.5%
<±1%
<±20%
表2、内埋电阻
方阻
温度系数
稳定性
精度
100Ω
<±200ppm
<0.5%
<±30%
1K
<±200ppm
<0.5%
<±30%
10K
<±200ppm
<0.5%
<±30%
表准400um搭界表准250um
最小250um
端头
宽度
最小250um
长度
探针PAD最优通孔位置
最小电阻尺寸(㎜)
0.8×0.8
电阻图形
调阻刀口
8.4埋置电容
LTCC中可以采用不同的技术来制作电容,最常用的技术是利用陶瓷带本身来制作电容,其ε=~7.8材料,烧结厚度0.89mm,可以获得0.0005pF/mil2的电容密度。
电容容差可以从瓷带的厚度变化算得,下表给出电容大小和计算的电容值例子,没有考虑边缘效应,它增加有效电容。
表2、K=7.8瓷带电容(t3.5mil)
C(Pf)
方形电极长度(inch)
1
0.045
2
0.063
3
0.077
4
0.089
5
0.100
10
0.141
20
0.200
30
0.245
40
0.283
50
0.316
另外一种技术是在生瓷带上印刷介质浆料可获得大容量的电容。
8.5埋置电感
Item
Std
Adv.
aLineWidth[µm]
100
75
bLineSpacing[µm]
150
75
cLinetoSubstrateEdge[µm]
200
150
dViaHoleDiameter[µm]
100
eViaHoleCoverDiameter[µm]
250
100
fViaCovertoSubstrateEdge[µm]
400
300
九、空腔
空腔是在迭压、烧结前在生瓷片上冲制而成,任何空腔设计在接受之前应审查。
BE
F
D
A
C
空腔底层最小烧结厚度为380um,最优为430um。
空腔壁的宽度应大于3.0㎜(B)。
通孔边缘到腔壁的距离最小应为2.5×通孔直径。
(C)
空腔底导带到空腔壁距离最小应为200um(D)。
内埋或表面导体到腔壁最小距离应为250um(E)。
丝焊台最小宽度为0.8㎜(F)。
十、封装形式
10.1卡式引线
间距为2.54mm和1.27mm的卡式引线通常使用。
为表面安装和过孔安装应用,从卡式引线制造商可获得不同引线结构。
卡式引线焊区印刷在基板的顶层和底面。
0.125mm0.125mm
min0.5mmmin0.5mm
1.27mm
2.54mm
10.2BGA
BGA可以用直径0.89mm的Pb90/Sn10焊球以Sn96/Ag4焊料焊接到基板背面,焊接区直径为0.86mm。
X、Y方向间距为1.5mm。
1.5mm
0.86mm
通孔位置,典型位于中心
10.3塑料封装
10.4金属外壳封装
封装形式参见厚膜混合集成电路封装。
十一、丝焊区
丝焊区采用印刷金浆,满足铝丝或金丝焊接。
布图结构应如下图。
项目
标准
高级
A[µm]
200
150
B[µm]
350
250
C[µm]
200
150
D[µm]
200
150
埋置芯片
倒扣焊芯片
Item.
Std
Adv
aPadDiameter[µm]
180
150
bPadPitch[µm]
240
200
cViaDiameter[µm]
100
十二、密封焊
对于芯片元件的密封焊接,金属框架可以用Au80/Sn20焊料焊接到基板上。
硬焊导体有两种,第一种是为了附着,第二种是为了焊接。
硬焊导体应比框架边缘宽1mm。
焊接层导体应比附着层导体宽100um。
基板最小厚度应为0.8mm。
密封焊区顶层以下(包括顶层)两层不应有布线导体。
盖板框
导体倒角根据盖板
框而定
密封焊导体图形
十三、片式阻容元件及芯片焊(粘)接区的设计
片式阻容元件及芯片焊(粘)接区的设计,参见《厚膜电路平面设计规范》(43所
1996-06-20发布DS5-002)。
十四、设计传递
14.1设计注意事项
所有的设计必须使用同一种设计结构。
所有的的对位标记和切割线宽150um。
所有设计具有相同的原点,170×170mm在中心。
。
14.2各层命名
所有层推荐用图10命名规则来命名,层数由顶层到底层数字为1、2、3…
L1ab
基板顶层L1aa
L1a
L1
Via1
L2
Via2
L3
Via3
。
。
。
L6
Via6
L7
Via7
L8
Via8L8b
L8ba
基板底面L8bb
各层命名规则
在各文件后应说明用途:
通孔(Via1,2,3…)
内层导带(L2,3…)
内层不同金属导带(Lna,…PdAg-bondAu)
顶层各金属化导体(Ag,PdAg,PtAu,PtPdAg,Au等)。
顶层电阻(各方阻)
顶层包封
顶层介质
底面各金属化导体(Ag,PdAg,PtAu,PtPdAg,Au等)
底层电阻(各方阻)
底层包封
底层介质
14.3需要的资料
14.3.1每层通孔的数据文件
170×170mm2,3或2,4格式,Leading
14.3.2各层图形文件
:
格式:
.ACAD.DWGUPTOVERSION2000
..DXFUPTO2000
.CAM350UPTOV.6
.GERBER
PROTEL99ORPROTELSE
文件采用英制单位。
提供一个文本文件,包括联系资料、数据格式、各层电路通孔文件列表,通孔直径、每层通孔数量。
示范
file:
readme.txt
Design:
mydesignDate:
00.00.2001
Designer:
×××phone:
e-mail:
Listoffiles:
L1ab.gbr,L1aa.gbr,L1a.gbr,L1.gbr,L2.gbr,L3.gbr….
via1.dri,via2.dri,via3.dri,….
ConductorLayers:
Format:
GerberRS-274X
Units:
Metric
Type:
Absolute
Digits:
Integer:
3Decimal:
3
Zerosuppression:
none
ViaLayers:
Format:
GerberRS-274X
Units:
Metric
Type:
Absolute
Digits:
Integer:
3Decimal:
3
Zerosuppression:
none
ViaLayerToolsizeViacount
Via1.dri0.2210
Via2.dri0.2712
Via3.dri0.2712
Via4.dri0.21212
Via5.dri0.2521
Via6.dri0.25416
Via7.dri0.25358
14.3.3网络表文件
格式:
..CAM350UPTOV.6
MENTOR(最优)
.GERBER
.RS274WITHAPERTUREFILE
.RS274X(PREFERRED)
网络文件要包括元件编号和管脚号见下图
13121110
9
18
U17
26
345
网络列表
格式:
CAM350(PREFERRED)
.MENTOR(PREFERRED)
.EXCEL
.MSWORD
..TXT
$Net1
U8-1
U8-23
R5-1
JR-134
$Net2
U12-71
U5-171
U5-169
U5-173
$Net3
U5-158
U12-182
$Net4
U12-184
U5186
$Net5U5
U5-188U5
U5-194U12
U12-103U12
U12-115
$Net6U12
U12-160
U5-196
JR-155
$Net7
U5-192U5
U5-198
U5-200
$Net8
U12-162
JR-154
U5-202
$Net9
JT-189
U12-13
JT197
$Net10
U5-208
U12-14
$Net11
U5-209
U12-153
U10-4
十五、注意事项
13.1线路设计人员应按照本设计规范进行平面设计,所有平面版图须按规定的程序审核。
13.2线路审核人员须核校平面布线与电路设计图是否一致,确保电路连接关系正确。
13.3工艺技术人员应认真审核导体、通孔、通孔覆盖区等设计是否满足本设计规范要求。
13.4要保证本规范推荐与优选的版图尺寸数据与基板尺寸数据相匹配。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 低温 陶瓷 组件 设计 指引