数字逻辑自测题2.docx
- 文档编号:26623931
- 上传时间:2023-06-20
- 格式:DOCX
- 页数:15
- 大小:80.56KB
数字逻辑自测题2.docx
《数字逻辑自测题2.docx》由会员分享,可在线阅读,更多相关《数字逻辑自测题2.docx(15页珍藏版)》请在冰豆网上搜索。
数字逻辑自测题2
1:
(110.1)2的等值十六进制数是()(2分)
A:
110.1
B:
15.5
C:
6.8
D:
2.1
您选择的答案:
正确答案:
C
知识点:
把每四位二进制数分为一组,用等值的十六进制数表示。
----------------------------------------------------------------------------
2:
两输入的与门在下列()时可能产生竞争—冒险现象(2分)
A:
一个输入端为0,另一个端为1
B:
一个输入端发生变化,另一个端不变
C:
两个不相等的输入端同时向相反的逻辑电平跳变
D:
两个相等的输入端同时向相反的逻辑电平跳变
您选择的答案:
正确答案:
C
知识点:
门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争
----------------------------------------------------------------------------
3:
电路如下图所示,设起始状态Q2Q1=00,第3个上升沿,Q2Q1变为()(5分)
A:
00
B:
01
C:
10
D:
11
您选择的答案:
正确答案:
D
知识点:
参考T触发器的特性表
----------------------------------------------------------------------------
4:
逻辑函数Y(A,B,C,D)=∑m(0,2,4,6,9,13)+d(1,3,5,7,11,15)的最简与或式为()(5分)
A:
AD+A’D’
B:
A’+D
C:
A+D
D:
A’C+AD
您选择的答案:
正确答案:
B
知识点:
化简具有无关项的逻辑函数最好用卡诺图的方法。
----------------------------------------------------------------------------
5:
图中为TTL门电路,其输出为()状态(2分)
A:
高电平
B:
低电平
C:
高阻态
D:
不确定
您选择的答案:
正确答案:
C
知识点:
图示中,控制端低电平电平有效。
控制端无效时输出为高阻态
----------------------------------------------------------------------------
6:
逻辑函数Y=(A’+D)(AC+BC’)’+ABD’的Y’是()(2分)
A:
(AD’+(A’+C’)(B’+C))(A’+B’+D)
B:
(AD’+((A’+C’)(B’+C))’)(A’+B’+D)
C:
AD’+(A’+C’)(B’+C)(A’+B’+D)
D:
AD’+((A’+C’)(B’+C))’(A’+B’+D)
您选择的答案:
正确答案:
B
知识点:
利用反演定理求Y’时,要注意:
利用加括号的方式保证原来的运算顺序不变;非单个变量上的非号不变。
----------------------------------------------------------------------------
7:
()的特性方程为Q*=A(2分)
A:
D触发器
B:
T触发器
C:
JK触发器
D:
SR触发器
您选择的答案:
正确答案:
A
知识点:
D触发器的特性方程为Q*=D
----------------------------------------------------------------------------
8:
组合逻辑电路消除竞争冒险的方法有((2分)
A:
修改逻辑设计
B:
在输出端接入滤波电容
C:
后级加缓冲电路
D:
屏蔽输入信号的尖峰干扰
您选择的答案:
正确答案:
B
知识点:
输出端接入滤波电容可以滤除竞争冒险产生的尖峰
----------------------------------------------------------------------------
9:
()2的等值十进制数是()(2分)
A:
97
B:
15.14
C:
83
D:
79
您选择的答案:
正确答案:
D
知识点:
把二进制数转换为等值的十进制数,只需将二进制数按多项式展开,然后把所有各项的数值按十进制数相加。
----------------------------------------------------------------------------
10:
有一个或非门构成的SR锁存器,欲使该锁存器保持原态即Q*=Q,则输入信号应为()。
(2分)
A:
S=R=0
B:
S=R=1
C:
S=1,R=0
D:
S=0,R=1
您选择的答案:
正确答案:
A
知识点:
或非门构成的SR锁存器的特性为:
R=1,S=0Q*=0,Q*’=1,即锁存器被置0(0状态);R=0,S=1Q*=1,Q*’=0,即锁存器被置1(1状态);R=S=0,Q*=Q,即锁存器保持原态;R=S=1Q*=Q*’=0,此为不允许输入。
----------------------------------------------------------------------------
11:
逻辑函数Y(A,B,C)=∑m(6,7),约束条件:
m0+m4+m5=0的最简与或式为()(5分)
A:
A+B’C’
B:
AB
C:
A
D:
B
您选择的答案:
正确答案:
C
知识点:
化简具有无关项的逻辑函数最好用卡诺图的方法。
----------------------------------------------------------------------------
12:
下图电路中,74LS161构成了()(5分)
A:
十四进制计数器
B:
十进制计数器
C:
八进制计数器
D:
三进制计数器
您选择的答案:
正确答案:
A
知识点:
161是十六进制计数器,每当计数器计成Q3Q2Q1Q0=0011状态时,由与非门输出低电平信号给LD’端,下一个时钟信号到来时将计数器置成Q3Q2Q1Q0=0110,将0100和0101两个状态跳过,剩下十四个状态循环计数。
----------------------------------------------------------------------------
13:
欲使D触发器按Q*=Q'工作,应使输入D=()。
(2分)
A:
0
B:
1
C:
Q
D:
Q'
您选择的答案:
正确答案:
D
知识点:
D触发器的特性为:
D=0时,Q*=0,即触发器被置0(0状态);D=1时,Q*=1,即触发器被置1(1状态);即:
Q*=D
----------------------------------------------------------------------------
14:
三变量的全部最小项有()(2分)
A:
3个
B:
6个
C:
8个
D:
9个
您选择的答案:
正确答案:
C
知识点:
n变量的最小项应有2n个。
----------------------------------------------------------------------------
15:
8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为(2分)
A:
101
B:
100
C:
001
D:
010
您选择的答案:
正确答案:
D
知识点:
优先编码器74HC148中的输入端I5’比I1’的优先权高,所以对I5’的信号进行编码,但74HC148输出的是反码
----------------------------------------------------------------------------
16:
由图所示的CLK和D信号波形,上升沿触发的D触发器Q端波形为()(设Q初态为0)。
(5分)
A:
图A
B:
图B
C:
图C
D:
图D
您选择的答案:
正确答案:
A
知识点:
D触发器的特性为:
D=0时,Q*=0,即触发器被置0(0状态);D=1时,Q*=1,即触发器被置1(1状态);即:
Q*=D
----------------------------------------------------------------------------
17:
常用的BCD码有()(2分)
A:
奇偶校验码
B:
格雷码
C:
8421码
D:
ASCII码
您选择的答案:
正确答案:
C
知识点:
----------------------------------------------------------------------------
18:
图中为CMOS门电路,其输出为()状态(2分)
A:
高电平
B:
低电平
C:
高阻态
D:
不确定
您选择的答案:
正确答案:
B
知识点:
对于OC门电路,门电路输出端直接连接时,逻辑关系为与
----------------------------------------------------------------------------
19:
在下列逻辑电路中,不是组合逻辑电路的有(2分)
A:
译码器
B:
编码器
C:
全加器
D:
寄存器
您选择的答案:
正确答案:
D
知识点:
寄存器为时序逻辑电路
----------------------------------------------------------------------------
20:
8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中。
(2分)
A:
1
B:
2
C:
4
D:
8
您选择的答案:
正确答案:
D
知识点:
对于移位寄存器,每输入一个脉冲,寄存器中的信息移动一次。
----------------------------------------------------------------------------
21:
下列说法不正确的是()(2分)
A:
卡诺图化简时所依据的原理是:
具有相邻性的最小项可以合并,并消去不同的因子
B:
卡诺图中排列呈矩形的4个相邻的最小项可以合并为一项,消去2对因子
C:
卡诺图中排列呈矩形的6个相邻的最小项可以合并为一项,消去3对因子
D:
卡诺图中排列呈矩形的8个相邻的最小项可以合并为一项,消去3对因子
您选择的答案:
正确答案:
C
知识点:
卡诺图化简逻辑函数时所依据的原理是:
具有相邻性的最小项可以合并,并消去不同的因子;合并最小项的规则是:
如果有2n个最小项相邻并排列成一个矩形组,则它们可以合并为一项,消去n对因子
----------------------------------------------------------------------------
22:
下列说法不正确的是()(2分)
A:
同步时序电路中,所有触发器状态的变化都是同时发生的
B:
异步时序电路的响应速度与同步时序电路的响应速度完全相同
C:
异步时序电路的响应速度比同步时序电路的响应速度慢
D:
异步时序电路中,触发器状态的变化不是同时发生的
您选择的答案:
正确答案:
B
知识点:
在同步时序电路中,所有触发器状态的变化都是在同一时钟信号操作下同时发生的;而异步时序电路中,触发器状态的变化不是同时发生的。
一般地,异步时序电路的响应速度比同步时序电路的响应速度慢。
----------------------------------------------------------------------------
23:
下图电路中,当控制变量M为1和0时电路分别为()进制计数器(5分)
A:
13和10
B:
9和12
C:
10和13
D:
12和9
您选择的答案:
正确答案:
D
知识点:
本电路为可控进制计数器。
M为1时由上面的与门产生复位信号,M为0时由下面的与门产生复位信号。
----------------------------------------------------------------------------
24:
下列说法不正确的是()(2分)
A:
利用代入定理可将基本公式中的摩根定理推广为多变量的形式
B:
将逻辑式Y中的所有“•”和“+”互换,“0”和“1”互换,就可得到Y´
C:
摩根定理只是反演定理的一个特例
D:
将逻辑式Y中的所有“•”和“+”互换,“0”和“1”互换,就可得到YD
您选择的答案:
正确答案:
B
知识点:
区分反逻辑式和对偶式的变换方法:
将逻辑式Y中的所有“•”和“+”互换,“0”和“1”互换,可得到YD;将逻辑式Y中的所有“•”和“+”互换,“0”和“1”互换,原变量和反变量互换,可得到Y´。
----------------------------------------------------------------------------
25:
下列哪个逻辑门可以实现吸收大负载电流功能(2分)
A:
卤门
B:
三态门
C:
传输门
D:
OD门
您选择的答案:
正确答案:
D
知识点:
OD门输出并联使用形成“线与”关系,可以实现吸收大负载电流功能
----------------------------------------------------------------------------
26:
要使触发器实现异步复位功能Q*=0,则异步控制端为()(2分)
A:
RD’=0,SD’=1
B:
RD’=1,SD’=0
C:
RD’=1,SD’=1
D:
不确定
您选择的答案:
正确答案:
A
知识点:
SD’叫异步置位端,RD’叫异步复位端。
只要在SD’或RD’加入低电平,即可立即将触发器置1或置1,而不受时钟信号和输入信号的控制。
触发器正常工作时,SD’和RD’应处于高电平。
----------------------------------------------------------------------------
27:
不可以作为同步时序逻辑电路存储元件的触发器是()(2分)
A:
SR锁存器
B:
JK触发器
C:
D触发器
D:
T触发器
您选择的答案:
正确答案:
A
知识点:
构成同步时序逻辑电路存储元件的触发器必须是具有时钟控制的。
----------------------------------------------------------------------------
28:
(1110.101)2的等值八进制数是()(2分)
A:
15.1
B:
16.5
C:
15.5
D:
16.1
您选择的答案:
正确答案:
B
知识点:
把每三位二进制数分为一组,用等值的八进制数表示。
----------------------------------------------------------------------------
29:
函数F=A´C´+AB+B´C´,当变量取值为()时,将不出现冒险现象(5分)
A:
B=C=1
B:
B=C=0
C:
A=1,C=0
D:
A=0,B=0
您选择的答案:
正确答案:
B
知识点:
在其他变量取所有值时,如果不出现A+A´的形式就不会存在竞争冒险
----------------------------------------------------------------------------
30:
下图电路中,触发器构成了()(5分)
A:
二进制计数器
B:
三进制计数器
C:
四进制计数器
D:
五进制计数器
您选择的答案:
正确答案:
B
知识点:
----------------------------------------------------------------------------
31:
下列说法不正确的是()(2分)
A:
逻辑代数有与、或、非三种基本运算
B:
任何一个复合逻辑都可以用与、或、非三种基本运算构成
C:
异或和同或与与、或、非运算无关
D:
同或和异或互为反运算
您选择的答案:
正确答案:
C
知识点:
异或和同或也是由与、或、非三种基本运算构成的复合运算
----------------------------------------------------------------------------
32:
时序电路的异步复位信号作用于复位端时,可使时序电路()复位。
(2分)
A:
在CLK上升沿
B:
在CLK下降沿
C:
在CLK为高电平期间
D:
立即
您选择的答案:
正确答案:
D
知识点:
SD’叫异步置位端,RD’叫异步复位端。
只要在SD’或RD’加入低电平,即可立即将触发器置1或置0,而不受时钟信号和输入信号的控制。
触发器正常工作时,SD’和RD’应处于高电平。
----------------------------------------------------------------------------
33:
逻辑函数Y=AC+B’C+BD’+CD’+A(B+C’)+A’BCD’+AB’DE的最简与或式为()(5分)
A:
A+BD’+CD’
B:
A+B’C+BD’
C:
AC+B’C+BD’
D:
A+B’C+BD’+CD’
您选择的答案:
正确答案:
B
知识点:
由于变量数较多,此题可用公式法化简。
----------------------------------------------------------------------------
34:
构成一个五进制的计数器至少需要()个触发器(2分)
A:
5
B:
4
C:
3
D:
2
您选择的答案:
正确答案:
C
知识点:
n个触发器可构成一个不大于2n进制的计数器。
----------------------------------------------------------------------------
35:
在下图所示电路中,能完成Q*=0逻辑功能的电路有()。
(5分)
A:
图A
B:
图B
C:
图C
D:
图D
您选择的答案:
正确答案:
B
知识点:
D触发器的特性方程为Q*=D;JK触发器的特性方程为:
Q*=JQ′+K′Q;T触发器的特性方程为:
Q*=TQ′+T′Q;SR触发器的特性方程为:
Q*=S+R′Q,SR=0(约束条件)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 自测