定时器电子课程设计解析.docx
- 文档编号:26566512
- 上传时间:2023-06-20
- 格式:DOCX
- 页数:13
- 大小:187.84KB
定时器电子课程设计解析.docx
《定时器电子课程设计解析.docx》由会员分享,可在线阅读,更多相关《定时器电子课程设计解析.docx(13页珍藏版)》请在冰豆网上搜索。
定时器电子课程设计解析
摘要
本次课程设计利用555定时器以及数字逻辑芯片和数码管实现数字电子计时器功能,计时器显示0~99计数,在实际生活中应用很广。
根据日常生活中观察,数字式计时器设计成型后供扩展的方面很多,例如自动报警、按时自动打铃等。
因此,与机械式时钟相比具有更高的可视性和精确性,而且无机械装置,具有更长的使用寿命,所以研究数字钟及扩大其应用,有着非常现实和实际的意义。
目前,数字计数器的功能越来越强,并且有多种专门的大规模集成电路可供选择。
但从知识储备的角度考虑,本设计是以中小规模集成电路设计数字钟的一种方法。
数字计数器包括组合逻辑电路和时序电路。
1.Multisim软件的简介
Multisim是美国国家仪器(NI)有限公司推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。
软件以图形界面为主,采用菜单、工具栏和热键相结合的方式,具有一般Windows应用软件的界面风格,用户可以根据自己的习惯和熟悉程度自如使用。
一、Multisim的主窗口界面。
界面由多个区域构成:
菜单栏,各种工具栏,电路输入窗口,状态条,列表框等。
通过对各部分的操作可以实现电路图的输入、编辑,并根据需要对电路进行相应的观测和分析。
用户可以通过菜单或工具栏改变主窗口的视图内容。
二、菜单栏
菜单栏位于界面的上方,通过菜单可以对Multisim的所有功能进行操作。
不难看出菜单中有一些与大多数Windows平台上的应用软件一致的功能选项,如File,Edit,View,Options,Help。
此外,还有一些EDA软件专用的选项,如Place,Simulation,Transfer以及Tool等。
三、工具栏
Multisim提供了多种工具栏,并以层次化的模式加以管理,用户可以通过View菜单中的选项方便地将顶层的工具栏打开或关闭,再通过顶层工具栏中的按钮来管理和控制下层的工具栏。
通过工具栏,用户可以方便直接地使用软件的各项功能。
顶层的工具栏有:
Standard工具栏、Design工具栏、Zoom工具栏,Simulation工具栏。
Multisim特点:
直观的图形界面,丰富的元器件,强大的仿真能力,丰富的测试仪器,完备的分析手段,独特的射频(RF)模块,强大的MCU模块,完善的后处理,详细的报告,兼容性好的信息转换。
2.系统设计总体方案
2.1设计基本思路
任务书要求利用多种数字逻辑芯片、555定时器和数码管设计一个数字式计
时器电路,并且要求555定时器电路产生频率为100Hz的多谐波信号,通过后续电路实现0至99个脉冲的计时功能,电路还应具有计时时间到自动停止和开关重新开始计时功能。
从而完成此课题,可以将这整个计数系统,分为几个模块进行分析。
首先是数字逻辑控制模块,通过使用门电路来控制计时器进位及清零。
然后是脉冲信号产生模块,由一个振荡电路来产生一个固定频率的脉冲信号,作为计时器的时基信号。
再者是计时数计数模块,接收计时及中断信号脉冲,从而控制计数器计数,且有清零功能,该模块选用十进制计数器。
最后是译码显示模块,该模块要显示00到99的数字,选用十进制计数器的基础上,通过它们之间的级联,最终显示相应数字,实现计数。
2.2设计总流程图
数字逻辑
控制模块
脉冲信号
产生模块
计数器计
数模块
数码管显
示模块
图1设计总流程图
3.555定时器,CD4518和CD4011介绍
3.1555定时器
555定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极型(TTL)工艺制作的称为555,用互补金属氧化物(CMOS)工艺制作的称为7555,除单定时器外,还有对应的双定时器556/7556。
555定时器的电源电压范围宽,
可在4.5V~16V工作,7555可在3~18V工作,输出驱动电流约为200mA,因而其输出可与TTL、CMOS或者模拟电路电平兼容。
它内部包括两个电压比较器,三个等值串联电阻,一个RS触发器,一个放电管T及功率输出级。
它提供两个基准电压VCC/3和2VCC/3
555定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS触发器和放电管的状态。
在电源与地之间加上电压,当5脚悬空时,则电压比较器C1的反相输入端的电压为2VCC/3,C2的同相输入端的电压为VCC/3。
若触发输入端TR的电压小于VCC/3,则比较器C2的输出为0,可使RS触发器置1,使输出端OUT=1。
如果阈值输入端TH的电压大于2VCC/3,同时TR端的电压大于VCC/3,则C1的输出为0,C2的输出为1,可将RS触发器置0,使输出为0电平。
它的各个引脚功能如下:
1脚:
外接电源负端VSS或接地,一般情况下接地。
2脚:
低触发端。
3脚:
输出端Vo。
4脚:
是直接清零端。
当此端接低电平,则时基电路不工作,此时不论TR、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:
VC为控制电压端。
若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
6脚:
TH高触发端。
7脚:
放电端,该端与放电管集电极相连,用做定时器时电容的放电。
8脚:
外接电源VCC,双极型时基电路VCC的范围是4.5~16V,CMOS型时基电路VCC的范围为3~18V。
一般用5V。
图2555定时器引脚图
图3555定时器原理图
3.2CD4518
CD4518是一个双BCD同步加计数器,由两个相同的同步4级计数器组成。
CD4518引脚功能(管脚功能)如下:
图4CD4518芯片
1CP、2CP:
时钟输入端。
1CR、2CR:
清除端。
1EN、2EN:
计数允许控制端。
Q1A~Q4A:
计数器输出端。
Q1B~Q4B:
计数器输出端。
Vdd:
正电源。
Vss:
地。
CD4518是一个同步加计数器,在一个封装中含有两个可互换二/十进制计数器,其功能引脚分别为1~7和9~15,该CD4518计数器是单路系列脉冲输入(1脚或2脚,9脚或10脚),4路BCD码信号输出(3脚~6脚,11脚~14脚)。
CD4518控制功能:
CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平
(1),若用时钟下降沿触发,信号由EN输入,此时CP端为低电平(0),同时复位端Cr也保持低电平(0),只有满足了这些条件时,电路才会处于计数状态,否则没办法工作。
将数片CD4518串行级联时,尽管每片CD4518属并行计数,但就整体而言已变成串行计数了。
需要指出,CD4518未设置进位端,但可利用Q4做输出端。
有人误将第一级的Q4端接到第二级的CP端,结果发现计数变成“逢八进一”了。
原因在于Q4是在CP8作用下产生正跳变的,其上升沿不能作进位脉冲,只有其下降沿才是“逢十进一”的进位信号。
正确接法应是将低位的Q4端接高位的EN端,高位计数器的CP端接VSS。
3.3CD4011引脚图
图5CD4011芯片功能图
图6CD4011引脚图
管脚功能:
1A数据输入端2A数据输入端3A数据输入端4A数据输入端
1B数据输入端2B数据输入端3B数据输入端4B数据输入端
1Y数据输出端2Y数据输出端3Y数据输出端4Y数据输出端
VDD电源正VSS地VDD电压范围:
-0.5vto18v
功耗:
双列普通封装700MW 小型封装500MW
工作温度范围:
CD4011BM-55℃-+125℃CD4011BC-40℃-+85℃
X
Y
Q
动作
0
0
1
禁止
0
1
1
设定
1
0
0
重置
1
1
不变
无
表1CD4011真值表
(1)当X=0、Y=0时,将使两个NAND门之输出均为1,违反触发器之功用,故禁止使用。
如真值表第一列。
(2)当X=0、Y=1时,由于X=1导致NAND-A的输出为“1”,使得NAND-B的两个输入均为“1”,因此NAND-B的输出为“0”,如真值表第二列。
(3)当X=1、Y=0时,由于Y=0导致NAND-B的输出为”1”,使得NAND-1的两个输入均为“1”,因此NAND-A的输出为“0”,如真值表第三列。
(4)当X=1、Y=1时,因为一个“1”不影响NAND门的输出,所以两个NAND门的输出均不改变状态,如真值表第四列。
4.数字逻辑控制,脉冲信号产生,计数器计数和数码管显示模块电路图
4.1数字逻辑控制模块
4.1.1数字逻辑控制模块电路图
图7数字逻辑电路
4.1.2数字逻辑控制模块原理
在点击绿色箭头开始,电容开始充电,此时J1按下时,电阻下端1为低电平,电容下端6为低电平,继而U2B端为低电平;如果此刻按下J2,则4端为低电平,发出脉冲到U2B,而1和6输出低电平到与非门U2A,U2A输出高电平到U2B,此时0和1输入到与非门U2B,继而U2B输出高电平。
4.2脉冲信号产生模块
4.2.1脉冲信号产生模块电路图
图8脉冲信号产生电路图
下图是该频率波形图:
图9振荡器输出波形图
4.2.2冲信号产生模块原理
振荡器是计时器的核心,振荡器的稳定度和频率的精确度决定了计时器的准确度。
图10振荡器电路图
接通电源后,电容C3被充电,vC上升,当vC上升到大于2/3VCC时,触发器被复位,放电管T导通,此时v0为低电平,电容C3通过R2和T放电,使vC下降。
当vC下降到小于1/3VCC时,触发器被置位,v0翻转为高电平。
电容器C3放电结束,所需的时间为:
当C3放电结束时,T截止,VCC将通过R1、R2向电容器C3充电,vC由1/3VCC上升到2/3VCC所需的时为:
当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为:
本设计中,由电路图和f的公式可以算出,微调R10=10k,R11=2.21k左右,其输出的频率为f=100Hz.
4.3计数器计数模块
4.3.1计数器计数电路图
图11计数器电路
4.3.2计数器计数模块原理
CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平
(1),若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平(0),同时复位端Cr也保持低电平(0),将数片CD4518串行级联时,尽管每片CD4518属并行计数,但就整体而言已变成串行计数了,将低位的Q4端接高位的EN端,高位计数器的CP端接USS,电路处于计数状态。
4.4显示器模块
图12显示器电路
该数码管接收到计数器的信号,并将其显示出来。
此处加了两个1N4148二极管,控制其进位,最大数出值为1001=9,所以该数码管的输出为从0到9。
5.电路的总体设计与调试
5.1总体电路原理图
图11总体电路原理图
5.2总电路工作原理
由LM555CM芯片组成的产生多谐波信号的多谐振荡器电路,在VCC端给其一个5V直流电源。
接通电源后,电容C充电。
充电回路是VCC—R1—R2—C—地,当Vc上升到2Vcc/3时,Vo为低电平,同时T导通。
此时C通过R2和T放电,放电回路为C—R2—T—地,按指数规律下降,当下降到Vc 由振荡电路产生脉冲传给数字显示回路中的U10A的cp1端,cp1端置高电平,4518BD开始累加。 但是当开关A没有按下时,逻辑控制电路输出端U2B始终是高电平。 只有当开关J1按下时U2A输出端置1,U2C输出端也置1。 U2B为与非门输出低电平,所以4518芯片MR置0,结束清零,相当于解除自锁功能。 4518BD开始累加,4518芯片是一种十进制累加芯片。 为了达到0-99计时,直接置U10A、B的A、D端为高电平。 通过稳压二极管来起到99后自锁功能。 最后一个要求就是当按下J2以后,则7端为低电平,发出脉冲到U2B,而5和6输出低电平到与非门U2A,U2A输出高电平到U2B,此时0和1输入到与非门U2B,继而U2B输出高电平,MR收到高电平后清零。 此时如果再按下J1可重新开始计时。 6.课程设计收获与体会 通过此次课程设计,使我更加扎实的掌握了有关数字电路方面的知识, 掌握了555定时器的原理和使用方法,以及了解数字逻辑芯片的结构和作用,同时掌握Multisim软件的使用方法,在设计过程中虽然遇到了一些问题,但经过一次又一次的思考,一遍又一遍的检查终于找出了原因所在,也暴露出了前期我在这方面的知识欠缺和经验不足。 课程设计的过程虽然比较艰难,但是可以学到很多很多的东西,学到了很多在书本上所没有学到过的知识。 通过这次课程设计使我懂得了理论与实际相结合是很重要的。 此次设计也让我明白了思路即出路,有什么不懂不明白的地方要及时请教老师同学或上网查询,只要认真钻研,动脑思考,动手实践,就没有弄不懂的知识,收获颇丰。 同时,老师的悉心指导给了我很大的帮助,在此非常感谢。 7.参考文献 1.《Multisim电路仿真技术应用》主编: 赵永杰,王国玉,电子工业出版社; 2.《电工学简明教程》秦曾煌编,高等教育出版社出版; 3.《数字电子技术基础教程》夏路易,电子工业出版社;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 定时器 电子 课程设计 解析