传感器转速检测显示装置设计论文课程设计.docx
- 文档编号:26458420
- 上传时间:2023-06-19
- 格式:DOCX
- 页数:19
- 大小:107.95KB
传感器转速检测显示装置设计论文课程设计.docx
《传感器转速检测显示装置设计论文课程设计.docx》由会员分享,可在线阅读,更多相关《传感器转速检测显示装置设计论文课程设计.docx(19页珍藏版)》请在冰豆网上搜索。
传感器转速检测显示装置设计论文课程设计
第一章《传感器原理与检测技术》课程设计任务书...........................2
1.1课程设计任务....................................................2
1.2课程设计目的....................................................2
1.3课程设计要求....................................................2
1.4课程设计内容....................................................2
1.5课程设计报告要求................................................2
1.6课程设计进度安排................................................3
1.7课程设计考核办法................................................3
第二章总体设计方案...................................................4
2.1设计思路........................................................4
2.2原理图..........................................................4
第三章整形电路.......................................................6
3.140106芯片介绍..................................................6
3.2整形电路设计...................................................7
第四章计数电路.......................................................9
4.14518芯片介绍...................................................9
4.2计数电路设计...................................................10
第五章锁存电路......................................................12
5.174LS374芯片介绍...............................................12
5.2锁存电路设计..................................................13
第六章译码、显示电路.................................................14
6.1数码管介绍.....................................................14
6.24543芯片介绍..................................................14
6.3译码、显示电路设计.............................................15
第七章时钟、单稳态电路...............................................16
7.1时钟、单稳态电路设计...........................................16
7.1.2单稳态设计................................................17
第八章调试、运行结果.................................................20
8.1制作和调试....................................................20
8.1.1调试中遇到的问题..........................................20
8.1.2各部分电路的波形图........................................20
8.2电路设计的优缺点分析..........................................21
第九章设计总结......................................................23
参考文献.............................................................24
元器件清单...........................................................25
第一章《传感器原理与检测技术》课程设计任务书
题目:
转速检测显示装置设计
1.1课程设计任务
测速是工农业生产中经常遇到的问题,人们经常需要精确测量每秒钟转轴的转速,学会对电机转速的测量和显示具有重要的意义。
本设计采用光电传感器感受输入光信号,产生的脉冲电信号,该脉冲信号送入计数器,累计所产生的脉冲数,并使计数器每秒钟做一次清零,就可以记下每秒钟的转速。
在每次周期性的清零前一时刻,将计数器记下的数值传入寄存器存储,并进行显示,这就是测量到的上一秒钟的转速。
1.2课程设计目的
1)掌握利用光电传感器进行非接触式转速测量的方法;
2)掌握测量和显示电路的设计方法;
3)培养实践技能,提高分析和解决实际问题的能力。
1.3课程设计要求
1)转速测量显示范围为0~9999转/秒。
2)转速测量误差每秒不超过一圈,内部时钟稳定度每天不超一秒。
3)电路原理要求简单,便于制作调试,元件成本低廉易购。
1.4课程设计内容
1、整形电路、计数电路、锁存电路、时钟电路和译码显示电路的设计;
2、电路的连接和各部分调试;
3、硬件电路原理图及清单。
1.5课程设计报告要求
报告中提供如下内容:
1、目录
2、正文
2.1课程设计任务书;
2.2总体设计方案
2.3调试、运行结果(包含各部分电路的波形图)
3、设计小结(心得体会)
4、参考文献
1.6课程设计进度安排
进度表如表1-1所示
表1-1
工作日
工作内容
第1天
布置课程设计任务,查找相关资料,熟悉相关芯片
第2天
设计总体方案和绘制原理图
第3天
调试各部分电路
第4天
调试各部分电路,系统联调
第5天
完成课程设计报告,答辩
1.7课程设计考核办法
本课程设计满分为100分,从课程设计平时表现、课程设计报告及课程设计答辩三个方面进行评分,其所占比例分别为20%、40%、40%。
第二章总体设计方案
2.1设计思路
(1)利用光电开关管做电机转速的信号拾取元件,在电机的转轴上安装一个圆盘,在圆盘上挖六小洞,小洞上下分别对应着光发射和光接受开关,圆盘转动一圈既光电管导通六次,利用此信号做为脉冲计数所需。
(2)计数脉冲通过计数电路进行有效的计数,按照设计要求每一秒种都必须对计数器清零一次,因为电路实行秒更新,所以计数器到译码电路之间有锁存电路,在计数器进行计数的过程中对上一次的数据进行锁存显示,这样做不仅解决了数码显示的逻辑混乱,而且避免了数码显示的闪烁问题。
(3)对于脉冲记数,有测周和测频的方式。
测周电路的测量精度主要受电路
系统的脉冲产生电路的影响,对于低频率信号,其精度较高。
测频电路其对于正负
一的信号差比较敏感,对于低频率信号的测量误差较大,但是本电路仍然采用测频
方式,原因是本电路对于马达电机转速精度要求较低,本电路还有升级为频率计使
用,而测频方式对高频的精度还是很高的。
(4)显示电路采用静态显示方法,因为静态显示易于制作和调试,原理也较
简单,所需元器件易于购买。
(5)电路时钟是整个电路的关键,它是整个电路有效工作的核心,负责电路的锁存和清零。
其基本思路是:
产生频率一秒是时钟,当秒时钟到来时,既上升沿到来时,对锁存电路进行锁存,锁存以后才能对计数器进行清零,锁存和清零间隔要充分小,否则就影响电路的计数准确度。
鉴于此,对锁存集成必须采用边沿触发形式的集成,并且计数器应该与锁存同步工作,既都在秒时钟的上升沿触发工作。
另外大多的译码器都带有锁存功能,但是他的锁存方式基本上都是电平触发,若设计成电平触发的话,势必会增加电路的复杂度,还不如直接采用边沿琐存的单集成,所以不使用译码器中的锁存电路。
时钟实现方法很多,本电路采用晶振电路,已计算得满足高精度的时钟需求。
2.2原理图
图2-1原理框图
图2-2原理图
第三章整形电路
3.140106芯片介绍
CD40106由六个斯密特触发器电路组成。
每个电路均为在两输入端具有斯密特触发器功能的反相器。
触发器在信号的上升和下降沿的不同点开、关。
上升电压(VT+)和下降电压(VT-)之差定义为滞后电压。
本施密特触发器选用40106,管脚图如下图3-1所示,其引脚图及内部构造如
图3-2、图3-3所示,可以很容易看出,40106内部含有六路同样的施密特触发器,
我们只使用其中一组。
图3-140106芯片
图3-240106引脚图
引脚功能:
24681012 数据输出端
13591113 数据输入端
14电源正7接地
图3-3CD40106内部图
40106切换时间波形如图3-4所示
图3-4切换时间波形
3.2整形电路设计
整形电路基本原理图如下图3-5所示:
图3-5整形电路原理图
电路核心由一个光电开关管组成,平时电机转轮静止,发光二极管所发出的光被轮子挡住,所以接收管处于截止状态,1端为高电平。
当电机转动一圈,会使接收管导通一次,1端输出一个低电平,1端波形为图3-6所示:
图3-6
在实际电机工作状态中,会受到各方面的干扰,波形会存在许多杂波成分,需要对波形进行处理,处理成符合记计数器所需要的矩型波。
波形处理电路有一个施密特触发器组成,如上图3-6所示。
当输入电压逐步升高时,致使VI>施密特上VT+,内部触发器发生翻转。
当VI逐步下降时,致使VI
所以只要VI
典型的施密特其工作波形如下图3-7所示:
图3-7
第四章计数电路
4.14518芯片介绍
CD4518是一种同步加计数器,在一个封装中含有两个可互换二/十进制计数器,其功能引脚分别为1~7和9~{15}。
管脚图如下图4-1所示。
图4-1CD4518引脚图
该计数器是单路系列脉冲输入(1脚或2脚;9脚或10脚),4路BCD码信号输出(3脚~6脚;{11}脚~{14}脚)。
此外还必须掌握其控制功能,否则无法工作。
其工作波形如下图4-2所示:
图4-2CD4518波形图
从4518应用手册中给有控制功能的真值表(又称功能表),即集成块的使用条件,如表4-1所示。
从表4-1看出,CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端应接高电平“1”,若用时钟下降沿触发,信号由EN端输入,此时CP端应接低电平“0”,不仅如此,清零(又称复位)端Cr也应保持低电平“0”,只有满足了这些条件时,电路才会处于计数状态,若不满足则IC不工作。
表4-1CD4518真值表
我们还从真值表里可以得出,利用EN端下降沿触发的特点组成N位十进
制计数器。
从波形分析,当输入端的计数脉冲到第10个时,电路自动复位0000
状态。
另外,该CD4518无进位功能的引脚,所以应该充分利用第6或14脚输出
脉冲的下降沿,利用该脉冲和EN端相连,就可作为计数的电路进位脉冲和进位
功能端来供多位数使用。
4.2计数电路设计
本电路采用两个同步计数器接成串行工作方式,查数字电路产品资料后,准备采用CD4518,根据上面的分析结果,电路设计原理图如下图4-3所示。
由此可见充分利用真值表的特性,才能使用好数字电路。
图4-3计数原理图
另外从4518波形参数表可查其复位端所需的清零电平宽度在VDD=5V时
应该大于250ns,即清零信号宽度应至少大于250ns才能有效的将计数器清
零,从测量的准确度要求来看,250ns周期的频率f=1/λ=1/250=4M,远远大
于我们所测量的频率最高值10KH,所以我们至少可以将其运用与小于M级别
频率的测量。
现在可以得出结果清零信号宽度应大于250ns,以此做为时钟设计
电路的参考数据。
第五章锁存电路
5.174LS374芯片介绍
查阅数据集成资料并发现8D锁存器74LS374正适合锁存电路的要求,74LS374多在计算机电路中运用,而且容易购买,此集成为20脚封装,内部有8个D锁存器,采用两个这样的集成便可以实现4位10进制的的数据传输,它以上升沿作为CP端(即CLK)的有效触发,将8个D输入同时打到输出Q端,在输出端加有三态驱动,其内部其管脚排列如下图5-1所示,内部构造(单个D触发器)如图5-2所示。
从此集成参数和真值表(如下表5-1所示)上看,在其
(1)脚使能端加上低电
平才能有效得使输出端得到所需的数据,其他状态不传送数据,也可从上图分析此
(1)
脚是控制三态门的,相当于电路的通断开关,只有接低电平,电路才能正常工作。
表5-1集成参数与真值表
左图可知在满足了OE端低电平的条件下
,只有在CP端的上沿到来时间才能使Q
端有效翻转,达到我们预期设计所需要的
边沿触发的要求。
但从时钟的角度出发,对74LS374的边沿特性仍然有要求,因为电路要求对锁存器
进行锁存以后才能将计数器清零,否则在锁存未稳定前就将计数器清零势必造成显示的
错误。
我们从374应用手册中给出的数据中可知,在cp端的上升沿到来时,从Q端输
出延时有15~28ns,数据和波形如下表5-2所示:
表5-2波形与数据
时隙
极限(ns)
测试环境
min
max
Tplh
15
28
CL=45pf
Tphl
19
28
RL=667Ω
因此从CP端的上沿到达时既超过1.3V电压时,可以使Q端翻转,而且能够在
至少在28ns以内完成触发器翻转的任务,只要在此时间内计数器不清零就可以使电
路正常工作,时钟设计时就可以此为依据。
5.2锁存电路设计
锁存集成有电平和边沿触发之分,设计时要充分考虑进去,内部构造大都采
用D触发器形式,使用电平或者脉冲方式来触发。
而从前面的分析看,本次设计
的锁存电路必须采用边沿触发方式的集成电路来实现,因为假如采用电平方式的
话,那么在秒脉冲的正半周(既高电平)会使锁存器一直处于导通状态,不能正
常显示测量值。
因此采用边沿触发就可以在极短的时间内将所需要的数据进行传
送,而在其它时间内处于封闭状态,其原理图如图5-3所示。
图5-3锁存电路的原理图
第六章译码、显示电路
6.1数码管介绍
市场上比较多见数码显示器件是LED数码管,它有亮度高、售价低等特点,非
常适合本电路制作。
数码管的外形尺寸和内部构造分别如下图6-1和6-2所示所示,
图6-1数码管的外形尺寸
图6-2内部构造
主要参数如下:
1.6V~4.2V;功耗≤400mW,工作电流≤10mA;分共阳共阴两种
极性,本电路选用共阴。
其引脚按顶视图的
(1)脚开始,顺时针读数,(3)脚和
(8)脚为公共脚,其中(5)脚为小数点,本电路不做连接。
引脚如下图6-3所示:
图6-3数码管的引脚
6.24543芯片介绍
数码管与配套的驱动集成器件一起工作,通常称为BCD-7段译码器。
查阅译码集成,发现有很多都能与LED管很好的协调工作,最后确定为CD4543,它是一种中功率器件,在额定5V电压下输出4.5V的最大电压,输出电流达1mA左右,本电路总共需要4块CD4543。
管脚排列如图6-4所示:
图6-4CD4543的管脚图
集成从
(2)~(5)脚依次输入二进制BCD码的高位到低位,(9)脚~15脚输出点燃数码管所需要的二进制电压,
(1)端为琐存控制,(7)端位消隐端,(6)端为L6CD用。
同时,从原先的设计思路出发,
(1)脚锁存端不使用,再结合其真值表,
(1)脚需接高电平,而(6)、(7)均需接底电平,满足此要求才能正常工作。
译玛器和数码管工作的方式一般有动态扫描和静态驱动两种,前着电路工作原理较为复杂,数码管处于连续依次被点燃状态,利用人眼视觉惰性产生数字显示静态的效果,通常只用两块集成就可以完成译码和显示的工作。
而静态工作状态中,数码管持续点燃,在特定时间的更新显示,所以显示无视觉闪烁,而且电路调试简单,本电路考虑到前级74LS324已经锁定数据,因此配合静态工作能很好完成显示的工作,所以本电路选用静态连接。
6.3译码、显示电路设计
根据管脚分布和译码参数及管脚分布,电路设计如下图6-5所示:
图6-5译码、显示电路原理图
第七章时钟、单稳态电路
7.1时钟、单稳态电路设计
根据以上各电路功能模块的需求,时钟电路总共需要产生两路输出信号,一路是频率为1秒的标准矩形脉冲,利用其上沿对锁存器进行锁存,另一路是计数器的清零脉冲,要求脉冲宽度≥250ns才可以有效得将计数器清零,频率仍然是1秒。
而且在锁存以后才可以对计数器进行清零,考虑到锁存在25ns之内完成工作,所以只要电路调试得当,无须再加延时电路,而且从上面设计的方框图可知,矩形脉冲经过一个单稳态电路以后才产生清零脉冲,单稳态集成也存在不可人为的延时存在,所以电路可以正常工作。
时钟产生方式很多,可以由各种门电路,环谐振电路,也可以由触发器、555
集成构成,谐振可以是电容,晶体。
为了电路调试方便,综合条件,采用CMOS集
成加晶振,晶振采用平常较为多见的时钟晶振,谐振频率为32.786k。
查阅数据集
成资料,发现CD4046符合各方面的要求,它内部含有14级的二进制串行计数器,
可以进行214分频,32.768k谐振频率经过内部14级计数器214=16372分频后可以
得到2HZ的精确频率。
现在所需要的1秒的时钟,因此2HZ的脉冲需在经过一个二分频电路就可以输出准确1秒脉冲。
CD4060的应用接线图如图7-1所示
图7-1CD4060的应用接线图
(11)和(10)脚内部电路和外围组成典型的石英晶体门振荡电路,产生
32.678KHZ的频率信号进入14级计数器后,在3脚输出2HZ的频率方波。
C1和C2
做频率微调,输出频率主要取决石英晶体。
对于2HZ的方波仍然无法让电路正常工
作,需要进行2分频才能产生1秒的时钟,因此本电路设计一个JK触发器进行2
分频,分频后的方波可以直接用来控制锁存电路的工作。
本电路采用CD4027作为2分频的器件,其管脚分布图如图7-2,各引脚构造
图如图7-3所示:
图7-2CD4027管脚分布图
图7-3CD4027引脚构造图
从上面两图可知,CD4027内部含有两套相同的JK触发器,
(1)和
(2)为输
出端,(3)脚为前级时钟输入,(4)和(7)脚分别是更新和复位脚,本电路要将
其接低电平,(5)和(6)脚为JK端,需接高电平。
从
(1)脚输出的信号既是所
需要的1HZ方波。
7.1.2单稳态设计
从4027第(3)脚输出的方波仍然无法进行正常清零的工作,此脚需要接一单
稳态处理后才能进行清零。
从前面的设计需求出发,单稳态电路输出的波形宽度至
少要达到250ns才能正常清零。
查询有关集成库发现CD4528是一种双可重触发单
稳态器件,它的管脚构造分别如下图7-4、7-5、7-6所示,其真值表如表7-1所示:
图7-4CD4528芯片图
图7-5CD4528管脚构造图
图7-6CD4528内部构造图
表7-1CD4528真值表
有上图可知,CD4528里同样有两组单稳态电路,
(1)和
(2)是微分定时输入,(3)脚是使能端,(4)和(5)组成与门电路,(5)脚与(4)脚反相,因为此电路只需要一只脚输入端,我们使用(4)脚同相端输入,将(5)脚接高电平即可。
(6)和(7)是输出端。
根据真值表,需要将第(3)脚即clear脚接高电平,电路接线如下图7-7所示:
图7-7单稳态电路接线图
图7-7中R3和C3组成微分定时,单稳态输出波形宽度为=0.2*R3*C3*(VDD-VSS),本电路由10K和0.01UF组成,输出TW宽度为25us(标准值),远远满足计数器所需要的250ns的时间宽度。
2HZ信号从(4)脚输入,250ns方波从第6脚输出至计数器清零端。
根据以上分析画出时钟电路总接线图,如下图7-8所示:
图7-8时钟电路总接线图
第八章调试、运行结果
8.1制作和调试
虽然大家都严格按所给电路设计实施制作,力求一次成功。
但在制作调试过程中,仍有许多同学遇到很大的困难。
调试过程中遇到的问题及解决方法主要有一下几点:
(a)数码显示错误
测量电压发现数码段显示错误,比如目标显示5,而实际显示3,分别测量数码管的f端和b端,发现管脚在制作印刷电路板f脚和b脚换位,以至产生此错误,互换后正常。
(b)数码显示高低位数错误
这是在设计初期没有想到的问题,protel布线后出来应该是反面辅铜板的线路,在制作时就非常注意这个问题。
但是数码管排列成一字形后,没有考虑到高位在左边,低位在右边的问题,所以造成观察数据要倒着看。
若直接改变译码器到数码管之间的引线,势必回造成大面积改线,于是从计数器如手,将计数器的引线重新更改,信号计数脉冲从原先的高位引入,其它依次向后推。
改后显示正常。
(c)无法更新显示
也就是在脉冲的上沿到来时,锁存器没有被触发,无法传递数据。
检查CD4027
(1)脚电压,发现没有秒脉冲,也就是说就没有高电平的上沿,当然锁存器也就无法得到触发脉冲。
再测量CD4060(3)脚电压,发现电压在0.5V到4.6V之间来回抖动,频率在0.5秒左右,说明时钟产生电路完全正常,问题出在CD4027上,仔细检查其电路接线,发现第6脚的辅铜在腐蚀时被截短,将其重接上后恢复正常。
(d)时钟电路的调试
借助于频率计对CD4060进行测量,为不影响振荡工作,应该选择适当的引脚进行测量,最后选择在7端或者5端进行测量(7端标准频率为2048HZ,5端为1024HZ)。
微调可变电容C2,使7脚(或5脚)输出接近2048HZ(或1024HZ)。
图8-1时钟脉冲2Hz
图8-2周期脉冲1HZ
图8-3光电信号
8.2电路设计的优缺点分析
本电路具有测量精度高,调试制作简单等特点,但还存在许多不足之处有待改进:
(1)本电路总共使用12块集成,所以存在很大的亢余度,部分集成内部只用了1/6,造成浪费。
如显示电路可以采用动态显示的方法,采用一体化的集成既译码锁存计数为一体的集成。
(2)对转速的测量单位为秒,因此就提供转速测
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 传感器 转速 检测 显示装置 设计 论文 课程设计