电子技术基础数字部分第五版康光华主编第16章章节详细习题答案.docx
- 文档编号:26420428
- 上传时间:2023-06-19
- 格式:DOCX
- 页数:51
- 大小:898.39KB
电子技术基础数字部分第五版康光华主编第16章章节详细习题答案.docx
《电子技术基础数字部分第五版康光华主编第16章章节详细习题答案.docx》由会员分享,可在线阅读,更多相关《电子技术基础数字部分第五版康光华主编第16章章节详细习题答案.docx(51页珍藏版)》请在冰豆网上搜索。
电子技术基础数字部分第五版康光华主编第16章章节详细习题答案
电子技术基础数字部分第五版
康光华主编第1-6章章节详细习
题答案
第一章习题答案
1.1.4一周期性信号的波形如图题1.1.4所示,试计算:
(1)周期;
(2)频率;(3)占空比
L
0121112(ms)
图题1.1.4
解:
周期T=10ms
频率f=1/T=100Hz
占空比q=tw/TX100%=1ms/10msX100%=10%
1.2.2将下列十进制数转换为二进制数、八进制数和十六进制数,要求误差不大于2-4:
(1)43
(2)127(3)254.25(4)
2.718
解:
1.转换为二进制数:
(1)将十进制数43转换为二进制数,采用“短除法”,其过程如下:
44一22一11一5
2222
从高位到低位写出二进制数,可得(43)d=
(101011)B
(2)将十进制数127转换为二进制数,除可用"短除法"外,还可用"拆分比较法"较为简单:
因为27=128,因此(127)d=128-1=27-1=
(10000000)b-1=(1111111B
(3)将十进制数254.25转换为二进制数,
整数部分(254)d=256-2=28-2=(100000000)b-2=(11111110b
小数部分(0.25)d=(0.01)b
(254.25)d=(11111110.01b
(4)将十进制数2.718转换为二进制数
整数部分
(2)d=(10)B
小数部分(0.718)d=(0.1011)b
演算过程如下:
1…
•••b
-1高位
0…
•••b
-2
1…
•••b
-3
1…
•••b
-4
0…
•••b
-5▼
1…
•••b
-6低位
0.718X2=1.436
0.436X2=0.872
0.872X2=1.744
0.744X2=1.488
0.488X2=0.976
0.976X2=1.952
要求转换误差小于2-4,只要保留小数点后4位即可,这里算到6位是为了方便转换为8进制数。
2.转换为八进制数和十六进制数
(1)(43)d=(101011)b=(53)o=(2B)h
(2)(127)d=(1111111b=(177)o=(7F)
H
(3)(254.25)d=(11111110.01b=(376.2)o=(FE.4)h
(4)(2.718)d=(10.101101)b=(2.55)o=(2.B)h
1.2.6将下列十六进制数转换为十进制数:
(1)
(103.2)h;
(2)(A45D.0BC)h
解:
(1)(103.2)h=1X162+3X160+2X16-1=
(259.125103.2)d
(2)(A45D.0BC)h=10X163+4X162+5X
161+13X160+11X16-2+12X16-3
=(42077.0459)d
1.3.3试用8位二进制补码计算下列各式,并用
十进制表示结果。
(1)12+9
(2)11-3(3)-29-25(4)
-120+30
解:
(1)12+9=(12)补+(9)补=(00001100)b+(00001001)b=(00010101)b=21
(2)11-3=(11)补+(-3)补=(00001011)b+(11111101b=(00001000)b=8
(3)-29-25=(-29)补+(-25)补=(11100011B+(11100111B=(11001010)b=-54
(4)-120+30=(-120)补+(30)补=(10001000)b+(00011110b=(10100110)b=-90
1.3.4试用8位二进制补码计算下列各式,判断有无溢出并说明原因:
(1)-70h-20h
(2)70h+95h
解:
(1)-70h-20h=(-70h)补+(-20h)补=(10010000)b+(11100000b=(01110000b
10010000
+11100000
101110000
进位被舍掉,8位结果为(01110000b判断:
次高位向最高位没有进位,而最高位向上有进位,因此有溢出。
理解:
因为-70h与-20h的和为-90h(-144),超出了8位二进制补码的表示范围(-128~+127),所以有溢出。
从结果上看,两个负数相加,而得到的结果为正数,产生了溢出错误。
(2)70h+20h=(70h)补+(20h)补=(01110000B+(00100000)B=(10010000)B
01110000
+00100000
〒0010000
判断:
次高位向最高位有进位,而最高位向上没有进位,因此有溢出。
理解:
因为70h与20h的和为90h(144),超出了8位二进制补码的表示范围(-128~+127),所以有溢出。
从结果上看,两个正数相加,而得到的结果为负数,产生了溢出错误。
1.4.1将下列十进制数转换为8421BCD码:
(1)
43
(2)127(3)254.25(4)2.718
解:
将每位十进制数用4位8421BCD码表示,并填入原数中相应的位置,即可得到其8421BCD码:
(1)(43)D=(01000011)8421BCD
(2)(127)d=(000100100111bcd
(3)(254.25)d=(001001010100.00100101
BCD
(4)(2.718)d=(0100.011100011000bcd
1.6.1在图题1.6.1中,已知输入信号A、B的波形,画出各门电路输出L的波形。
(a)
(b)
图题1.6.1
1.4.1
第一章习题
1.1.41.2.21.2.6
(1)1.3.3
(2)(3)
1.6.1
第二章习题答案
2.1.1用真值表证明下列恒等式
(2)(A+B)(A+C)=A+BC
证明:
列真值表如下:
ABC
A+B
A+C
BC
(A+B)(A+C)
A+BC
000
0
0
0
0
0
001
0
1
0
0
0
010
1
0
0
0
0
011
1
1
1
1
1
100
1
1
0
1
1
101
1
1
0
1
1
110
1
1
0
1
1
111
1
1
1
1
1
根据真值表,(A+B)(A+C)和A+BC的真值表完全相同,因此等式(A+B)(A+C)=A+BC成立。
2.1.3用逻辑代数定律证明下列等式:
(3)AABCACD(CD)E二ACDE证明:
AABCACD(CD)E
=AACDCDE
=ACDCDE
=ACDE
2.1.4用代数法化简下列各式
(4)
ABABCA(BAB)
二A(BBC)A(BA)
二A(BC)A
=A(BC)A
=AABC
=1BC
=0
2.1.5将下列各式转换成与或形式
(2)
ABCDCDAD
二(AB)(CD)(CD)(AD)
-ACADBCBDACCDADD
=ACBCADBDCDD
=ACBCD
2.1.7画出实现下列逻辑表达式的逻辑电路图,限使用非门和二输入与非门。
(1)L=AB+AC
解:
先将逻辑表达式化为与非-与非式:
L=ABAC=ABAC=ABLAC
根据与非-与非表达式,画出逻辑图如下:
A_
2.1.8已知逻辑函数表达式为^ABAc,画出实现该式的逻辑电路图,限使用非门和二输入或非门。
解:
先将逻辑函数化为或非一或非表达式
L=ABAC=ABACABAC
根据或非一或非表达式,画出逻辑图如下:
另一种做法:
用卡诺图化简变换为最简或与式
L=(AC)(AB)=(AC)(AB)二ACAB
根据或非一或非表达式,画出逻辑图如下:
2.2.1将下列函数展开为最小项表达式
(1)
L=ACDBCDABCD二A(BB)CDABCD(AA)BCDABCD二ABCDABCDABCDABCDABCD='m(2,9,10,13,15)
(2)l二A(bC)
L=A(BC)=ABAC二AB(CC)A(BB)C
二ABCABCABCABC=ABCABCABC"m(0,2,3)
L=L^m(1,4,5,6,7)
2.2.3用卡诺图化简下列各式
(1)ABCD+ABCD+AB+AD+ABC
解:
由逻辑表达式作卡诺图如下:
由卡诺图得到最简与或表达式如下:
ABACAD
(5)L(A,B,C,D)='m(0,1,2,5,6,8,9,10,13,14)
解:
由逻辑表达式作卡诺图如下:
由卡诺图得到最简与或表达式如下:
L(A,B,C,D)=BDCDCD
⑺L(A,B,C,D)=Em(Q13,14,15)+迟d(1,2,3,9,10,11)
解:
由逻辑表达式作卡诺图如下:
由卡诺图得到最简与或表达式如下:
L(A,B,C,D)=ABACAD
第三章作业答案
3.1.2
(2)求74LS门驱动74ALS系列门电路的
扇出数
解:
首先分别求出拉电流工作时的扇出数Noh
和灌电流工作时的扇出数Nol,两者中的最小值就是扇出数。
从教材附录A可查得74LS系列门电路的输出
电流参数为loH=0.4mA,loL=8mA,74ALS系列门电路的输入电流参数为
Iih=0.02mA,IiL=0.1mA
因此,74LS门驱动74ALS系列门电路的扇出数No为20。
3.1.4已知图题3.1.4所示各MOSFET管的IVt
I=2V,忽略电阻上的压降,试确定其工作状态(导通或截止)。
解:
图(玄)和(c)为N沟道场效应管,对于图
(a),VGs=5V>V因此管子导通
对于图(c),Vgs=0V 图(b)和(d)为P沟道场效应管,对于图(b), VGs=5V-5V=0>V,因此管子截止 对于图(d),Vgs=0V-5V=-5V 3.1.7写出图题3.1.7所示电路的输出逻辑表达式.解: l=ABbCIDJ 3.1.12试分析图题3.1.12所示的CMOS电路,说明他们的逻辑功能。 解: 从图上看,这些电路都是三态门电路,分析这类电路要先分析使能端的工作情况,然后再分析逻辑功能。 (a)当丽=0时,Tp2和Tn2均导通,由Tp1和TN1组成的反相器正常工作,L=A; 当EN=1时,TP2和TN2均截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态; 因此该电路为低电平使能三态非门。 (b)当EN=0时,或门的输出为A,TP2导通, 由Tpi和Tni组成的反相器正常工作,l=a; 当EN=1时,或门的输出为0,Tp2和Tni均截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态; 因此该电路为低电平使能三态缓冲器。 (c)当EN=1时,Tn2导通,与非门的输出为A,由TP1和TN1组成的反相器正常工作,L=A; 当EN=0时,与非门的输出为1,Tpi和Tn2均截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态; 因此该电路为高电平使能三态缓冲器。 (d)当丽=0时,传输门导通,由Tpi和Tni组成的反相器正常工作,L=N; 当丽=1时,传输门截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态; 因此该电路为低电平使能三态非门。 3.1.14由CMOS传输门构成的电路如图题3.1.4所示,试列出其真值表,说明该电路的逻辑功能。 解: 当CS=1时,4个传输门均处于高阻状态,当CS=0时,传输门的状态由输入A和B决定,当A=B=0时,TGi和TG2导通,TG3和TG4截止,L=1。 依次分析电路可得到真值表如下: CS A B L 1 X X 高阻态 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 根据真值表可得到“门,因此,该电路实现低电平使能的二输入或非逻辑功能。 3.5.1试对图题3.5.1所示的逻辑门进行变换,使 其可以用单一的或非门实现。 3.6.1当CMOS和TTL两种门电路相互连接时,要考虑哪几个电压和电流参数? 这些参数应满足怎样的关系? 解: 当CMOS和TTL两种门电路相互连接时,需要考虑驱动门的输出电压VOH(min)、VOL(max)和电流值IOH(max)、IOL(max)与负载门的输入电压VIH(min)、VIL(max)和电流值IIH(max)、IIL(max)驱动门和负载门是否匹配要考虑两个方面的因素,首先是驱动门的输出电压必须满足负载门输入高低电平的范围,即 VOH(min)》VIH(min)VOL(max)*VIL(max)其次,驱动门必须为负载门提供足够的灌电流和拉电流,即 IOH(max)》IIH(total) 1OL(max)"1IL(total) 如果上述条件都满足,则两种门电路可以直接相互连接。 3.6.7设计一个发光二极管(LED)驱动电路,设LED的参数为VF=2.5V,ID=4.5mA;若VCC=5V,当LED发光时,电路的输出为低电平。 选择集成电路的型号,并画出电路图。 解: 根据题意,当LED发光时,电路的输出为低电平,并且lD=4.5mA,因此选用器件的低电平输出电流loL(max)必须大于4.5mA,查附录A得知,CMOS门电路的loL(max)小于4.5mA,不能使用,而TTL门电路的1OL(max) 要求,因此,可以选用74LS系列TTL门电路作为该发光二极管的驱动门电路。 电路图如下: 74LS系列TTL门电路的VoL(max)=0.5V 电路中的限流电阻最小值为 VCC—VF—Vol(max) R4441 ID4.5mA 我们选用标准电阻值系列R=470Q 第四章习题答案 4.1.4试分析图题4.1.4所示逻辑电路的功能。 解: (1)根据逻辑电路写出逻辑表达式: (2)根据逻辑表达式列出真值表: A㊉B C㊉D ABCD L 0000 0 0 0 0001 0 1 1 0010 0 1 1 0011 0 0 0 0100 1 0 1 0101 1 1 0 0110 1 1 0 0111 1 0 1 1000 1 0 1 1001 1 1 0 1010 1 1 0 1011 1 0 1 1100 0 0 0 1101 0 1 1 1110 0 1 1 1111 0 0 0 由真值表可知,当输入变量ABCD中有奇数个1时,输出L=1,当输入变量中有偶数个1时, 输出L=0。 因此该电路为奇校验电路。 425试设计一个组合逻辑电路,能够对输入的4位二进制数进行求反加1的运算。 可以用任何门电路来实现。 解: (1)设输入变量为A、B、C、D,输出变量为L3、L2、L1、L0。 (2)根据题意列真值表: 输 入 输 出 A B C D L3 L2 L1 L0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 1 1 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 0 1 CD L3 AB 00 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 0 1 (3)由真值表画卡诺图 AB 00 L2 CD 0 T 1〕 cc u u 1; 0 0 0 0 1 0 0 0 01 11 10 00011110 0 L1 11 1丿 m 0 0 0 U 0 0 0 0 1】 01 11 10 00011110 A 00 01 CD L1 L CD 0 00 10 1〕 0 0 1 01 10 1 1 0 0 1 01 10 1 1 0 0 00 10 h 1 0 011110 11 10 000AB1 (4)由卡诺图化简求得各输出逻辑表达式 R=BCBDBCD二B(CD)B(CD)=B-(CD)j=cDCd=c二d (4)根据上述逻辑表达式用或门和异或门实现电路,画出逻辑图如下: L3 L2 Li L0 4.3.1判断下列函数是否有可能产生竞争冒险,如果有应如何消除。 (2)L2(A,B,C,»m(5,7,8,9,10,11,13,15) (4)L4(A,B,C,D)=,.m(0,2,4,6,12,13,14,15) 解: 根据逻辑表达式画出各卡诺图如下: (2)L2=aBBD,在卡诺图上两个卡诺圈相切,有可能产生竞争冒险。 消除办法: 在卡诺图上增加卡诺圈(虚线) 包围相切部分最小项,使L2=AbBD,可消除竞争冒险。 (4)L4=ABAD,在卡诺图上两个卡诺圈相切, 有可能产生竞争冒险。 消除办法: 在卡诺图上增加卡诺圈(虚线)包围相切部分最小项,使L4=AB—A*,可消除竞争冒险。 4.3.4画出下列逻辑函数的逻辑图,电路在什么情况下产生竞争冒险,怎样修改电路能消除竞争冒险。 L(A,B,C)(AB)(BC) 解: 根据逻辑表达式画出逻辑图如下: A L 当A=C=0时,L(A,B,C)」Bb,可能产生竞争冒险。 消除竞争冒险办法: (1)将逻辑表达式变换为L(A,B,C)=ABACBC,根据这个逻辑表达式组成的逻辑电路就不会产生竞争冒险。 逻辑图如下: (2)用卡诺图法在增加卡诺圈,包围卡诺圈相切部分,增加或与表达式中的或项 得到L(A,B,C)=(A+B)(B+C)(A+C),根据这个逻辑表达式组成的逻辑电路就不会产生竞争冒险。 逻辑图如下: 4.4.1优先编码器CD4532的输入端11=13=15=1,其余输入端均为0,试确定其输出端Y2Y1Y0。 解: 优先编码器CD4532的输入端除Ii外,还有使能端EI,由于EI=0,因此编码器不工作,其输出端丫2丫1丫0=000。 4.4.5为了使74HC138译码器的第十脚输 出低电平,试标出各输入端应置的逻辑电平。 解: 查74HC138译码器的引脚图,第十脚为Y5,对应的A2AiAo=101,控制端E3、E2、E1分别接1、0、0,电源输入端Vcc接电源,接地端GND接地,如下图所示: VCC 输出0 4.4.6用74HC138译码器和适当的逻辑门实现函数F=ABC•ABC■ABC■ABC。 解: 用74HC138译码器实现逻辑函数,需要将函数式变换为最小项之和的形式 F=ABC-ABC-ABC-AB^m0m4m6m7 二mo|_m4_m6_m7=yJ_Y4_Y6_Y7 在译码器输出端用一个与非门,即可实现所 要求的逻辑函数。 逻辑图如下: +5V L_ 4.4.12试用一片74x154译码器和必要的与 非门,设计一个乘法器电路,实现2位二进制数相乘,并输出结果。 解: 设2位二进制数分别为AB和CD, P3P2P1P0为相乘的结果,列出真值表如下: 输 入 输 出 A B C D P3 P2 P1 P0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 0 1 由真值表可直接写出各输出端的最小项逻辑表达式: P3二mi5二丫15 P2=m14m11m10=皿14面11_mio=Y14JY11JY10 P1=m14m13m11m9mi4mi3mi^mdm^m6 ^Yl4[Yl3Yl1Y9Y7^6 P0=m15m13m7m^mid_mi3_m7_m^Yi5jYi3_Y7jY5 用一片74x154和4个与非门即可实现所要求的乘法电路,逻辑电路图如下: ABCD P0P1P2P3 4.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 基础 数字 部分 第五 光华 主编 16 章节 详细 习题 答案
![提示](https://static.bdocx.com/images/bang_tan.gif)