FPGA设计与应用教学课件.ppt
- 文档编号:2638440
- 上传时间:2022-11-04
- 格式:PPT
- 页数:73
- 大小:1.17MB
FPGA设计与应用教学课件.ppt
《FPGA设计与应用教学课件.ppt》由会员分享,可在线阅读,更多相关《FPGA设计与应用教学课件.ppt(73页珍藏版)》请在冰豆网上搜索。
FPGA设计与应用设计与应用第第11章章FPGAFPGA概述概述1.11.1FPGAFPGA的发展历程的发展历程的发展历程的发展历程1.31.3FPGAFPGA的设计方法的设计方法的设计方法的设计方法1.21.2FPGAFPGA的基本原理的基本原理的基本原理的基本原理1.41.4FPGAFPGA的设计流程的设计流程的设计流程的设计流程1.51.51.51.5总结与结论总结与结论总结与结论总结与结论FPGA设计与应用设计与应用1.11.1FPGAFPGA的发展历程的发展历程的发展历程的发展历程可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件(PLD)PLD)PLD)PLD)可可可可编编程程程程逻辑阵逻辑阵列列列列(PLA)PLA)PLA)PLA)可可可可编编程程程程阵阵列列列列逻辑逻辑(PAL)PAL)PAL)PAL)XilinxXilinxXilinxXilinx的的的的FPGAFPGAFPGAFPGAAlteraAlteraAlteraAltera的的的的CPLDCPLDCPLDCPLD早期FPGAFPGA设计与应用设计与应用1.21.2FPGAFPGA的基本原理的基本原理的基本原理的基本原理基于查找表的基于查找表的FPGA的基本结构及逻辑实现原理的基本结构及逻辑实现原理FPGA的配置应用的配置应用基于乘积项的基于乘积项的FPGA的基本结构及逻辑实现原理的基本结构及逻辑实现原理FPGA设计与应用设计与应用1.21.2FPGAFPGA的基本原理的基本原理的基本原理的基本原理基于查找表的基于查找表的FPGA的基本结构及逻辑实现原理的基本结构及逻辑实现原理查找表(查找表(LookUpTableLookUpTable,LUTLUT)本质上就是一个本质上就是一个RAMRAM。
目前目前FPGAFPGA中多中多使用使用44输入的输入的LUTLUT,所以每一个所以每一个LUTLUT可以看成一个有可以看成一个有44位地址线的位地址线的161161的的RAMRAM。
当用户通过原理图或当用户通过原理图或HDLHDL语言描述了一个逻辑电路以后,语言描述了一个逻辑电路以后,FPGAFPGA开发开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAMRAM。
这这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
地址对应的内容,然后输出即可。
FPGA设计与应用设计与应用1.21.2FPGAFPGA的基本原理的基本原理的基本原理的基本原理基于乘积项的基于乘积项的FPGA的基本结构及逻辑实现原理的基本结构及逻辑实现原理这种这种FPGA的结构可分为三块:
宏单元的结构可分为三块:
宏单元(Macrocell)、)、可编程连线(可编程连线(PIA)和和I/O控制块。
控制块。
宏单元是器件的基本结构,由它来实现基本的逻辑宏单元是器件的基本结构,由它来实现基本的逻辑功能;可编程连线负责信号传递,连接所有的宏单功能;可编程连线负责信号传递,连接所有的宏单元;元;I/O控制块负责输入输出的电气特性控制,比如控制块负责输入输出的电气特性控制,比如可以设定集电极开路输出,摆率控制,三态输出等。
可以设定集电极开路输出,摆率控制,三态输出等。
INPUT/GCLK1,INPUT/GCLRn,INPUT/OE1,INPUT/OE2是全是全局时钟、清零和输出使能信号,局时钟、清零和输出使能信号,这几个信号有专用连线与器件中这几个信号有专用连线与器件中每个宏单元相连,信号到每个宏每个宏单元相连,信号到每个宏单元的延时相同并且延时最短。
单元的延时相同并且延时最短。
FPGA设计与应用设计与应用1.31.3FPGAFPGA的设计方法的设计方法的设计方法的设计方法FPGA的常用设计方法包括的常用设计方法包括“自顶向下自顶向下”和和“自下而上自下而上”,目前大规模目前大规模FPGA设计一般选择设计一般选择“自顶向下自顶向下”的设计方法。
的设计方法。
所谓所谓“自顶向下自顶向下”设计方法设计方法,简单地说简单地说,就是采用可完全独立于芯片厂商及就是采用可完全独立于芯片厂商及其产品结构的描述语言其产品结构的描述语言,在功能级对设计产品进行定义在功能级对设计产品进行定义,并结合功能仿真技术并结合功能仿真技术,以以确保设计的正确性确保设计的正确性,在功能定义完成后在功能定义完成后,利用逻辑综合技术利用逻辑综合技术,把功能描述转换成某把功能描述转换成某一具体结构芯片的网表文件一具体结构芯片的网表文件,输出给厂商的布局布线器进行布局布线。
布局布输出给厂商的布局布线器进行布局布线。
布局布线结果还可反标回同一仿真器线结果还可反标回同一仿真器,进行包括功能和时序的后验证进行包括功能和时序的后验证,以保证布局布线以保证布局布线所带来的门延时和线延时不会影响设计的性能。
所带来的门延时和线延时不会影响设计的性能。
FPGA设计与应用设计与应用1.4FPGA1.4FPGA的设计流程的设计流程的设计流程的设计流程第一步:
按照第一步:
按照“自顶向下自顶向下”的设计方法进行系统划分。
的设计方法进行系统划分。
第二步:
输入第二步:
输入VHDL/VerilogHDL代码代码第三步:
将以上的设计输第三步:
将以上的设计输入编译成标准的入编译成标准的VHDL/VerilogHDL文件,文件,然后将文件调入然后将文件调入HDL仿真仿真软件进行功能仿真软件进行功能仿真第四步:
利用综合器对源代码进行综合优化处理,生成门级描述的网表文件第五步:
如果整个设计超出器件的宏单元或I/O单元资源,可以将设计划分到多片同系列的器件中。
第六步:
将试配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA中FPGA设计与应用设计与应用FPGAFPGA是近几年集成是近几年集成电路中路中发展最快的展最快的产品。
本章主要品。
本章主要对FPGAFPGA的的发展展历程、程、结构原理和构原理和设计方法与流程做了介方法与流程做了介绍。
随着可。
随着可编程程逻辑器件的高速器件的高速发展,可展,可编程程逻辑器件将器件将进一步一步扩大其大其领地。
据地。
据ICInsightsICInsights的数据的数据显示,可示,可编程程逻辑器件市器件市场从从19991999年的年的2929亿美元增美元增长到到20042004的的5656亿美元,几乎翻了一番。
可美元,几乎翻了一番。
可编程程逻辑器件将器件将继续向着更高密度和更大容量方向向着更高密度和更大容量方向迈进。
1.51.51.51.5总结与结论总结与结论总结与结论总结与结论FPGA设计与应用设计与应用第第22章章硬件描述语言入门硬件描述语言入门2.12.1VHDLVHDLVHDLVHDL入门入门入门入门22.3.3总结与结论总结与结论总结与结论总结与结论22.2.2VerilogHDLVerilogHDLVerilogHDLVerilogHDL入门入门入门入门FPGA设计与应用设计与应用2.12.1VHDLVHDLVHDLVHDL入门入门入门入门VHDL的模块组织的模块组织基本的数据类型及常量、变量、信号基本的数据类型及常量、变量、信号运算符及表达式运算符及表达式VHDL基本语句基本语句典型电路的设计典型电路的设计FPGA设计与应用设计与应用2.12.1VHDLVHDLVHDLVHDL入门入门入门入门VHDL的模块组织的模块组织在在应用用VHDLVHDL描述数字系描述数字系统结构构时,我,我们使用使用实体(体(entityentity)-结构体构体(architecture)architecture)结构。
构。
实体描述了数字系体描述了数字系统的的输入入输出接口,同出接口,同时还定定义了一些全局常量了一些全局常量以及与其他以及与其他电路(程序模路(程序模块或或逻辑图模模块)之)之间必要必要连接的拓扑接的拓扑结构。
构。
但在但在实体中,我体中,我们并不并不对电路的路的逻辑做任何描述,可将其看成是一个所做任何描述,可将其看成是一个所谓的的逻辑“黑盒子黑盒子”。
很明。
很明显,VHDLVHDL遵循遵循EDAEDA解决方案中自解决方案中自顶向下的向下的设计原原则,并能,并能够保持良好的接口兼容性。
保持良好的接口兼容性。
FPGA设计与应用设计与应用2.12.1VHDLVHDLVHDLVHDL入门入门入门入门基本的数据类型及常量、变量、信号基本的数据类型及常量、变量、信号数据类型VHDL标准数据类型包括整数(INTEGER)、实数(REAL)、位(BIT)、位矢量(BIT_VECTOR)、标准逻辑(STD_LOGIC)、标准逻辑矢量(STD_LOGIC_VECTOR)、布尔量(BOOLEAN)、字符(CHARACTER)、字符串(STRING)及时间(TIME)类型。
为了给设计者提供自由度和灵活性,VHDL语言允许用户自定义数据类型,命令为:
TYPE数据类型名,数据类型名IS数据类型定义常量常量在设计中不会发生变化,可以增加程序的可读性,书写格式为:
CONSTANT常量名,常量名:
数据类型:
=表达式;例如:
CONSTANTWAIT:
TIME:
=20ns;CONSTANTLEN:
INTEGER:
=16;变量变量作用是对数据进行暂时存储,书写格式为:
VARIABLE变量名,变量名:
数据类型:
=表达式;例如:
VARIABLErd_en:
STD_LOGIC:
=1;VARIABLEcnt:
INTEGER;在变量说明中,可以直接赋给变量初始值,也可以不赋初始值,如果没赋初始值,它默认为变量数据类型的最小值。
信号在电路中,连线将元器件连接起来组成系统,在VHDL语言中,信号就起着连线的作用,书写格式为:
SIGNAL信号名,信号名:
数据类型:
=表达式;例如:
SIGNALwr_en:
STD_LOGIC:
=0;SIGNALnum1,num2:
STD_LOGIC_VECTOR(7downto0);FPGA设计与应用设计与应用2.12.1VHDLVHDLVHDLVHDL入门入门入门入门运算符及表达式运算符及表达式VHDL基本语句基本语句典型电路的设计典型电路的设计VHDL语言的运算符有四类:
逻辑运算符、算术运算符、并置运算符和关系运算符传统的设计方式,设计者在他的CAD工作站上以基本的电路组件来组织并构成一个完整的逻辑功能,这些最基本的电路组件如AND逻辑门、OR逻辑门或缓存器在CAD工作站的屏幕中以线条和图案来表示,每个组件都必须清楚定义输出入信号和功能。
在VHDL的语言中,这种所谓的SYMBOL不复存在,VHDL以实体的描述来表示一个传统线路中的SYMBOL。
本节中主要通过例子程序使读者初步理解VHDL的语法构成,书中介绍的是一个加法器完整的VHDL语句描述,包括注释、库文件说明、实体、结构体、进程语句、条件语句、例化语句等。
2个4位输入信号a和b,进位输入cin,输出4位结果sum,输出向下一极进位信号cout,整个程序都由组合逻辑实现。
FPGA设计与应用设计与应用VerilogHDL的模块组织的模块组织基本的数据类型及常量、变量、信号基本的数据类型及常量、变量、信号运算符及表达式运算符及表达式VerilogHDL基本语句基本语句典型电路的设计典型电路的设计22.2.2VerilogHDLVerilogHDLVerilogHDLVerilogHDL入门入门入门入门FPGA设计与应用设计与应用22.3.3总结与结论总结与结论总结与结论总结与结论这一章我们主要学习了一些这一章我们主要学习了一些HDLHDL语言的基本语法与我们以往学习的语言的基本语法与我们以往学习的CC语言语言等、等、PASCALPAS
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 设计 应用 教学 课件
![提示](https://static.bdocx.com/images/bang_tan.gif)