微机原理与应用 第5章 半导体存储器.docx
- 文档编号:26314356
- 上传时间:2023-06-17
- 格式:DOCX
- 页数:16
- 大小:210.60KB
微机原理与应用 第5章 半导体存储器.docx
《微机原理与应用 第5章 半导体存储器.docx》由会员分享,可在线阅读,更多相关《微机原理与应用 第5章 半导体存储器.docx(16页珍藏版)》请在冰豆网上搜索。
微机原理与应用第5章半导体存储器
第五章半导体存储器(semiconductormemory)
按工艺分为双极型、MOS型
双极型有射极耦合逻辑(ECL)电路
肖特基(Schottky)TTL电路(慢于ECL)
双极型速度快,但功耗大,成本高(常用于高速缓存)
MOS功耗低,成本低(常作微机內存)
按读写工作方式可分为随机存取存储器和只读存储器
两个重要指标是存储容量和存取速度
·芯片存储容量=单元数×数据线位数,如8K×8位等
·存取速度指从CPU给出有效的存储器地址到存储器输出有效数据
所需要的时间。
高速小于20ns,中速100~200ns,低速在300ns以上。
§5.1随机存取存储器RAM(RandomAccessMemory)
一.RAM的组成
1.存储矩阵
将基本的存储单元配置成一定的阵列并进行编址,有N×1、N×4、N×8等
N×1称位结构,N×4、N×8称字结构
2.地址译码器
·单译码编址:
字线选择某字的所有位
·双译码编址:
分行、列两个译码器,行列交点即选中单元(字的所有位)(参见P134,F6-4)
3.控制电路
片选端:
CS=0,芯片选中工作(芯片允许)
CS=1,芯片未选中(高阻)
或:
CE=0,芯片开放
CE=1,芯片高阻
读/写端:
R/W=1,读(或记R/W)
R/W=0,写
4.三状态双向缓冲器
二.静态RAM
非破坏性读出,只要不断电保持在存储电路中的信息就不会丢失`
一个基本存储单元一般由6个晶体管组成(P134,F6-3)
T1T2放大,T3T4负载,T1~T4组成双稳态触发器,T5T6控制
·Intel2114,NMOS静态RAM(P136,F6-5)
18脚,1K×4位,组成64×64矩阵,最大功耗525mw
A3~A8行译码(地址线6条,X=26=64个)
A0、A1、A2、A9列译码(地址线4条,Y=24=16个,每个4位)
时序:
读周期:
写周期:
三.动态RAM
一个基本存储单元由一个晶体管组成,数据信息存储在极间电容上,破坏性读出(P136,F6-6)
动态存储器的刷新:
由于读出是破坏性的,存储时间长电荷会泄漏因而必须刷新
刷新实际上是一个读写过程,只是信息没有送到数据线上.刷新是按存储矩阵的行进行的,在矩阵的每个位线上都有一个读出放大器,当选中某行时就对该行的所有单元读出再写回,完成刷新.由于刷新时无列地址,信号不能输出.每个单元必须在2ms内刷新一次,才能保证信息不丢失
(1)2ms内等间隔刷新
如对128×128的Intel2116,若每15µs刷新一行,则1.92ms可刷新所有行
IBMPC/XT使用4164,为64K×1RAM,内部为4个128×128,每次(隔15.6µs)刷新4×128个单元,用8253-5计数器的通道每15.12µs请求8237-5的通道0刷新一次
(2)在2ms内集中一段时间刷新
若刷新一次需0.5µs,则128行需64µs,这段时间内存储器不能进行读写操作,故称之为死时间
(3)在一个指令周期中利用CPU不进行访问存储器的时间刷新
如Z80CPU在指令译码时不访问存储器
Intel2116动态RAM(P138,F6-7)
16脚双列,16K×1位
存储矩阵为128×128(2个64×128)
A0~A6:
地址输入
用7根地址先分时作行、列地址选择,用RAS作行选通信号,CAS作列选通信号,与CPU连接必须经过行列选通信号发生器和地址多路转化器
CAS:
列地址选通
RAS:
行地址选通
兼作刷新地址选通,在刷新过程中RAS低电平,CAS高电平,使每一行所有单元在一个周期内同时刷新
DIN:
数据入
DOUT:
数据出
WE:
写开放
VBB:
-5V
VCC:
+5V
VDD:
+12V
VSS:
地
·准静态RAM:
采用内部自刷新,从外部上看是个静态RAM
四.PC机采用的主存储器
1.FPMDRAM(FastPageModeDRAM,快速页面模式DRAM)
读取速度60~80ns,一组DRAM安装在一块印制板上成为SIMM内存条(SingleIn-lineMemoryModule,单列直插内存模块),30线(386、486主板上)或72线(486、586主板上)
2.EDODRAM(ExtendedDataOutDRAM,扩展数据输出DRAM)
读取速度50~60ns,72线,SIMM封装(586主板上)
3.SDRAM(SynchronousburstDRAM,同步突发DRAM)
双存储体结构,突发模式,两个存储阵列一个被CPU读取数据时,另一个做好被读取的准备,两者相互自动切换,与CPU外频同步(不用等待),速度可达6ns
一组DRAM安装在一块印制板上成为DIMM内存条(DualIn-lineMemoryModule,双列直插内存模块),印制板单面84线,双面168线,3.3V,数据宽度64位,PC机主流内存
4.DDR(DoubleDataRate,双倍数据速率SDRAM)
数据线有特殊电路,可在时钟上下沿都传输数据,每个时钟可传输两个字(四字节),速度比SDRAM提高一倍,SDRAM只能传输一个字,DIMM封装,与SDRAM相似但不兼容,SDRAM电压3.3V,168线,DDRSDRAM电压2.2V,184线,成为装机首选
5.DRDRAM
184线,2.5V,工作频率400MHz,能在时钟信号的上升下降沿各传输一次数据,故数据传输的实际频率为800MHz,峰值可达1.6GB/s,性能高但价格贵,用于高档机,市场占有率低,与SDRAM和DDRSDRAM不兼容
§5.2只读存储器ROM(ReadOnlyMemory)
1.ROM(掩膜编程)
2.PROM(现场编程)
3.EPROM(反复编程)(见P141,F6-8)
写入时在PN结加上25V反向电压
擦除时用紫外光(2537埃)照射10~30分钟
·Intel2716EPROM
24脚双列,2K×8位(见P142,T6-3,T6-4)
存储矩阵为128×128(8个16×128,每个代表一位)
地址线11条
A4~A10为X译码,A0~A3为Y译码
CE/PGM芯片开放/编程,=0芯片开放,=1编程
当OE=0,CE=0时,VPP=+5V读出
当CE=1时,VPP=+5V,2716处于功率下降,由525mw降至132mw,输出端高阻
当VPP=+25V,OE=1,写入
当VPP=+25V,OE=0,CE=0时为编程校验(输出)
4.E2PROM(电可擦编程,ElectricallyErasableProgrammableROM):
通过外加极性不同的电压进行编程和擦除,擦除可按字节进行(EPROM光照后全部变1)
5.FLASH(快擦写,或闪速存储器,FlashMemory)
沿用EPROM的简单结构和浮栅/热电子注入编程方式,又兼备电擦除特性,可整体或分区擦写,整体擦除约1s(EPROM和E2PROM需15~20min)
§5.3存储器与CPU的连接(connectionofmemorytoCPU)
存储器通过三组总线与CPU连接,主要考虑:
1.CPU总线负载能力
2.CPU的时序与存储器存取速度之间的配合
3.存储器的地址分配和片选信号的选择
4.控制信号的连接
一.位扩展
地址线和各控制线并接,数据线分别接到CPU数据总线的各位
二.字扩展(存储器容量扩展)
例:
设CPU地址总线为16条,寻址能力64KB
用4片2K×8芯片扩展成8KB
1.线性选择法
存储器片内地址线与地址总线低位连接,片外地址线直接控制各存储器的片选端
芯片
A15A14A13A12A11
A10A9……A0
地址范围
1#
2#
3#
4#
10111
11011
11101
11110
00……0~11……1
B800~BFFF
D800~DFFF
E800~EFFF
F000~F7FF
存储器片外
存储器片内
特点:
电路简单,不需附加地址译码电路,但地址不连续,不能充分利用CPU可能直接寻址的全部地址
2.译码选择法
存储器片内地址线与地址总线低位连接,片外地址线接译码器输入端,经译码后控制各存储器的片选端
·3:
8译码器74LS138(或Intel8205,两者引脚相容)
(Intel8205控制端为E1、E2、E3)
芯片
A15A14A13A12A11
A10A9……A0
地址范围
1#
2#
3#
4#
00000
00001
00010
00011
00……0~11……1
0000~07FF
0800~0FFF
1000~17FF
1800~1FFF
未用
00100~00111
2000~3FFF
译码选择法可使芯片地址连续,充分利用CPU的寻址空间
3.复合选择法(局部译码选择法)
线性选择法和译码选择法结合起来,存储器片内地址线与地址总线低位连接,片外地址线分两组,一组(通常较低位)作译码选择,另一组(通常较高位)作线性选择,但这种方法可能出现地址重复
§5.48086/8088的存储器(memoryin8086/8088system)
1.在8086CPU的系统中
对准字:
一个字从偶数地址开始存放,字操作时只要一个总线周期
非对准字:
一个字从奇数地址开始存放,字操作时需要两个总线周期
(因为这时A0=1未选中偶地址存储体)
2.在8088CPU的系统中
3.IBMPC/XT内存储器
全译码编址,RAM区00000H~BFFFFH(768KB)
(基本RAM640KB,扩展RAM128KB)
ROM区C0000H~FFFFFH(256KB)
(系统用F6000H~FFFFFH40KB,BIOS8KB,BASIC32KB)
·4164动态RAM为64K×1,9片一组(8位数据,一位奇校验)四组256KB
4164有8条地址线,行列分时使用,得16位地址(经两个存储器地址多路器74LS158作16位8位变换,每个8入4出),接到地址总线低16位
地址总线的高位A16A17同时经过两个3:
8译码器分别选通4164的行地址和列地址
译码器输出与地址多路器同步,即
多路器输出低8位地址时,控制行地址(A7~A0)的译码器工作,选择RAS
多路器输出高8位地址时,控制列地址(A15~A8)的译码器工作,选择CAS
动态存储器刷新时只需各存储器行选通信号RAS有效
·ROM区通过一个3:
8译码器控制8个32KB共256KB的只读存储器
本章要点:
1.存储器分类、RAM组成、单双译码编址、动态存储器刷新
2.存储器与CPU连接、线性选择法、译码选择法、74LS138
3.对准字与非对准字
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机原理与应用 第5章 半导体存储器 微机 原理 应用 半导体 存储器