多功能数字钟的电路设计与仿真讲课稿.docx

多功能数字钟的电路设计与仿真讲课稿.docx

《多功能数字钟的电路设计与仿真讲课稿.docx》由会员分享，可在线阅读，更多相关《多功能数字钟的电路设计与仿真讲课稿.docx（18页珍藏版）》请在冰豆网上搜索。

多功能数字钟的电路设计与仿真讲课稿

长沙学院

电子技术

课程设计说明书

题目

多功能数字钟的电路设计

系（部）

电子信息与电气工程系

专业（班级）

电子信息工程

（2）班

姓名

粟青松

学号

2013044232

指导教师

张海涛.陈希.龙英.刘亮.

起止日期

2015.6.15-2015.6.19

电子技术课程设计任务书（28）

系（部）：

电子信息与电气工程系专业：

电子信息工程指导教师：

张海涛

课题名称

多功能数字钟的电路设计

设计内容及要求

数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。

由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定度远远超过了机械钟表。

钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

1.掌握数字钟的设计、组装与调试方法。

2.熟悉集成电路的使用方法，能够运用所学知识设计一定规模的电路。

基本任务：

1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2.具有快速校准时、分、秒的功能。

3.计时准确度，每天计时误差不超过1s。

扩展任务：

1.闹钟功能，可按设定的时间闹时。

2.日历显示功能。

将时间的显示扩展为“年”、“月”、“日”。

3.整点自动报时，在离整点10s时，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点。

设计工作量

1、系统整体设计；

2、系统设计及仿真；

3、在Multisim或同类型电路设计软件中进行仿真并进行演示；

4、提交一份完整的课程设计说明书，包括设计原理、仿真分析、调试过程，参考文献、设计总结等。

进度安排

起止日期（或时间量）

设计内容（或预期目标）

备注

第一天

课题介绍，答疑，收集材料

第二天

设计方案论证

第三天

进行具体设计

第四天

进行具体设计

第五天

编写设计说明书

指导老师意见

年月日

教研室

意见

年月日

长沙学院课程设计鉴定表

姓名

粟青松

学号

2013044323

专业

电子信息工程

班级

2

设计题目

多功能数字钟的电路设计

指导教师

张海涛

指导教师意见：

评定成绩：

教师签名：

日期：

答辩小组意见：

评定成绩：

　　　　　答辩小组长签名：

　　　　　日期：

教研室意见：

最终评定等级：

　　　　　教研室主任签名：

　　　　　日期：

说明

课程设计成绩分“优秀”、“良好”、“中等”、“及格”、“不及格”五等。

1设计方案

1.1设计方案原理构思

1.1.1设计主要原理

该设计主要由以下几部分组成:

震荡器、分频器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路、整点报时电路还有闹钟电路。

数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。

要完成显示需要6个数码管，七段的数码管需要译码器才能正常显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。

60进制可能由10进制和6进制的计数器串联而成，频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1Hz。

计数器的输出分别经译码器送倒显示器显示。

计时出现误差时,可以用校时电路校时、校分。

整点报时电路利用逻辑门，使当各译码器输出满足整点时，蜂鸣器导通。

闹钟电路通过比较器比较当前时间与设计的闹钟时间，相等时同样蜂鸣器导通。

1.1.2设计电路原理框图

电路原理框图如图1-1所示：

图1-1数字钟电路原理框图

1.2各模块电路分析

1.2.11Hz标准脉冲发生器

振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器。

由555定时器得到1kHz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。

多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。

用555集成电路实现多谐振荡，需要外接电阻R1、R2和电容C，并外接+5V的直流电源。

脉冲频率为：

标准脉冲发生器电路图如图1-2所示：

图1-2标准脉冲发生器电路图

表1-1

1.2.2译码显示电路

数字钟的译码显示电路由译码器4511BP和共阴极LED七段显示数码管组成,为避免译码器输出的电压过高，在译码器的输出和数码管的输入之间串联一个100Ω的电阻。

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

4511BP是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点如下：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED显示器。

4511BP的逻辑功能表如表1-2所示：

表1-24511BP的逻辑功能表

要使译码器能正常工作，LT和BI脚要接高电平，EL要接低电平，译码器的输入接计数器的输出端，而译码器的输出端则接对应数码管的输入端。

在数字钟的设计中，一共需要6块译码显示器，分别是小时显示的2块，分钟显示的2块，秒钟显示的2块，它们在设置上基本相同，只不过译码器的输入接不同的计数器。

由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示，如12：

54：

30的二进制码为00010010：

01010100：

00110000。

译码之后再驱动LED七段数码管显示时、分、秒。

其中一块译码显示电路的连接图如图1-3所示：

图1-3其中一块译码显示电路的连接图

1.2.3计数器电路

在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的。

在此次电路的设计中采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。

同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。

在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。

时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。

分和秒的计数器电路图如图3-4所示：

图1-4分和秒的计数器电路图

时的计数器电路图如图1-5所示：

图1-5时的计数器电路图

1.2.4校时电路

时钟出现误差时，需校准。

当数字钟接通电源或者计时出现误差时，需要校正时间。

校时是数字钟应具备的基本功能。

对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

校时方式有快校时和慢校时两种，快校时是，通过开关控制，使计数器对1Hz的校时脉冲计数。

慢校时是用手动产生单脉冲作校时脉冲下图所示为校时电路和校分电路。

其中S1是校分用的控制开关，S2为校时用的控制开关，它们的控制功能下表所示。

校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为0时可进行快校时。

如果校时脉冲由单脉冲产生器提供，则可以进行慢校时。

Multisim仿真软件校时的具体设计方法是：

用一个单刀双掷开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。

校时电路部分电路图如图1-6所示：

图1-6校时电路部分电路图

1.2.5闹钟电路

在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。

不管时闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。

在本数字钟设计中，选用了四片74LS85三位比较器实现。

74LS85的逻辑功能表如表1-3所示：

表1-374LS85的逻辑功能表

74LS85比较器的一对输入接小时和分钟时计数器的输出，另外一对接四位拨码开关，当小时和分钟计数器的输出与拨码开关的值完全相等时，四片比较器输出都为高电平，经四位与非门后输出到蜂鸣器，在一分钟内蜂鸣器导通，例如，拨码开关依次为0000,0111,0011,1001,此时表示为7点59分，当计数器的输出也为7点59分时，OAEQB输出都为高电平。

闹钟电路图如图1-7所示：

图1-7闹钟电路图

1.2.6整点报时电路

整点报时的功能要求是，每当数字钟计时快到整点时发出声响。

当时钟还有十秒到整点时，蜂鸣器开始响，持续时间为十秒。

此电路是通过五个与门和一个蜂鸣器来实现的，每当分钟的十位为5，个位为9，并且秒钟的十位为5时，蜂鸣器接高电平，开始工作，直到到达整点停止。

整点报时电路图如图1-8所示：

图1-8整点报时电路图

1.3多功能数字钟总体设计电路图

多功能数字中总体设计电路图如图1-9所示

图1-9多功能数字钟总体设计电路图

2仿真调试

2.1总体仿真图

开始仿真后，秒钟部分开始以1s为周期开始递增，并能向分钟和时钟部分进位，完成数字钟的基本功能。

图2-1总体仿真图

2.2各个功能仿真调试

2.2.1校时电路仿真调试

当数字钟时间不准确时，则需要手动调整时间。

如图4-2所示，单刀双掷开关J2、J1分别对应着时钟与分钟部分。

当开关掷向上方时，数字钟正常工作；当J1掷向下方时，则分钟部分开始以1s为周期开始递增，当J2掷向下方时，时钟部分则开始以1s为周期开始递增。

秒钟部分则由J7控制，当开关闭合时秒钟以1s为周期递增；当开关闭合时，秒钟则停止走动。

调整时拨动开关，当调整到正确时间后将开关拨回即可。

图2-2校时电路仿真图

2.2.2闹钟电路仿真调试

将拨码开关调至如图2-3状态，即将闹钟定为16：

25，则开始仿真。

图2-3开关图

当数字钟还未运行到16：

25时，探针不亮，即闹钟不会响起，状态如图2-4所示：

2-4闹钟电路不响时仿真图

当时钟与分钟到达16：

25时，在此一分钟内，探针亮，即闹钟响，过了此时间后，闹钟停。

闹钟响时的电路仿真如图2-5所示：

图2-5闹钟响时电路仿真图

2.2.3整点报时电路仿真调试

当数字钟离整点还差10秒以上时间时，探针不亮，蜂鸣器无反应，状态如图2-6所示：

图2-6整点报时不响时电路仿真图

当数字钟离整点差10秒时，探针亮起，蜂鸣器响，如此持续10秒，过了整点后停止。

整点报时的电路仿真如图2-7所示：

图2-7整点报时电路仿真图

3结果分析与总结

3.1分析总结

1）数字钟计数功能测试：

接通电源，在秒脉冲的作用下，电路开始计数，且时、分、秒

分别为24、60、60进制。

计数功能符合设计要求。

2）校时功能测试：

在显示时钟时间时，按动时钟调时、时钟调分按钮开关时，时、分均

可以调节，且不按动时，计数电路能正常工作，校时功能符合设计要求。

3）闹钟功能测试：

通过拨码开关调节定时的时和分，当时钟到达定时时刻时，蜂鸣器响

起，探针发亮，闹钟时间为1分钟。

闹钟功能符合设计要求。

4）整点报时功能测试：

在每一个小时时刻，当时钟到达59分50秒时，电路发出整点报

时信号，持续10秒钟后，报时停止。

整点报时功能符合设计要求。

5）通过以上测试，表明此次设计的电路符合了实验设计要求，达到了实验目的。

3.2遇到问题及解决方法

1）开始仿真时，发现探针一直是亮的状态，不符合理论分析结果。

解决方法：

忘了在闹钟电路与蜂鸣器之间加上一个非门，使闹钟电路出现反效果。

加

上非门后问题解决。

2）调动拨码开关定时后，发现闹钟不能在指定时刻响起。

解决方法：

弄错了拨码开关与时间的对应关系，即拨码开关表示的时间与自己所想的

时间不对应。

理解后，重新调试可以成功。

3）一直无法使蜂鸣器发出声音，不能实现闹钟与报时提醒功能。

解决方法：

在蜂鸣器那里接上一个指示探针，探针亮即表示蜂鸣器响，探针不亮即蜂

鸣器不响。

参考文献

[1]康华光.电子技术基础，数字部分，第五版[M].北京：

高等教育出版社，2006

[2]康华光.电子技术基础，模拟部分，第五版[M].北京：

高等教育出版社，2006

[3]吕思忠，施齐云.数字电路实验与课程设计[M].哈尔滨：

工程大学出版社，2001.09

[4]杨颂华，冯毛官.数字电子技术基础[M].西安：

电子科技大学出版社，2003.03

[5]谢自美.电子线路设计·试验·测试，第三版[M].武汉：

华中科技大学出版社，2006.08

[6]蒋黎红，黄培根.电子技术基础实验&Multisim10仿真[M].电子工业出版社，2010.07