计算机组成原理期末复习.docx
- 文档编号:26036899
- 上传时间:2023-06-17
- 格式:DOCX
- 页数:13
- 大小:23.54KB
计算机组成原理期末复习.docx
《计算机组成原理期末复习.docx》由会员分享,可在线阅读,更多相关《计算机组成原理期末复习.docx(13页珍藏版)》请在冰豆网上搜索。
计算机组成原理期末复习
使用前必读:
1.本资料仅供参考,复习时必须与课件和教材同时使用
2.本资料如有与课件和教材冲突之处,应以课件和教材为准
3.书上课后习题要全部会做
4.答疑依旧不给划重点,真是没有最坑只有更坑,本资料仅代表个人意见,不一定准确
5.组成原理这一科本人能力实在有限,许多难点不能给出清晰的总结,希望同学们谅解
以下是答疑结果:
选择:
20道(每道题2分)[每一部分都有题目],可以参考课后的题目。
问答题:
5道(每道题8分)主要是书上强调的概念。
运算器,控制器,存储器,输入输出以及指令系统等部分的结构、组成、工作原理(过程)等。
综合题:
2道(每道10分)运算器部分(浮点数计算容易出综合类型题目);存储器部分(存储器扩展、cache原理及相关计算容易出综合类型题目);指令格式和cpu部分(指令执行过程及控制信号、指令格式及计算容易出综合类型题目),也不排除外设部分的相关类型题目等等等!
这部分也可以参考书后课后题。
第一章
计算机的应用:
科学技术计算、数据信息处理、计算机控制、计算机辅助技术、家庭电脑化
计算机发展阶段:
电子管计算机(第一代)——>晶体管计算机(第二代)——>中、小规模集成电路计算机(第三代)——>大规模、超大规模集成电路计算机(第四代)
计算机分类:
电子模拟计算机(处理在时间和数值上连续的量)、电子数字计算机(处理离散的量)。
通用数字电子计算机:
单片机、微型机、小型机、中型机、大型机、巨型机
计算机的特点:
快速性、通用性、准确性、逻辑性
计算机五大部件:
输入设备、存储器、运算器、控制器、输出设备
课件P29、P31图,冯.诺依曼体系必考
冯.诺依曼体系:
1.由运算器、存储器、控制器、输入装置和输出装
置等五大部件组成计算机系统,并规定了这五部
分的基本功能
2.采用二进制形式表示数据和指令
3.采用存储程序方式工作(该体系的核心内容)
采用存储程序方式工作:
把事先编制好的程序和原始数据预先存入计算机主存中,使计算机工作时能连续、自动地从存储器中取出一条条指令并执行,从而自动、连续地完成预定的任务
系统软件:
操作系统、语言处理程序、标准库程序、服务性程序、数据库管理系统、计算机网络软件
计算机系统的层次结构:
课件P45图,也可参考操作系统中有关知识。
计算机系统性能指标:
基本字长、数据通路宽度、主存容量、外存容量、所配置的外围设备及其性能指标、系统软件配置情况、诊断能力和容错能力及有效性、指令系统的功能
课件P59至结束请无视
第二章
各数制间的相互转换是进行本章相关计算的基本功,一定要熟练掌握
真值:
正负号加二进制绝对值
机器数:
在机器中使用的连同数符一起数码化的数
真值转换为机器数:
符号的表示、小数点的表示、数值的表示
符号表示:
一位数码0表示正号,1表示负号
课件(第二章1)P22至P56的内容请参考教材P14至P16的内容,转换时套用公式即可,必考
定点数、浮点数的表示和各种运算是重点内容,必考。
本人数学很渣,无法总结这一部分的知识点,请同学们自行根据课件和教材复习。
运算器:
定点运算器、浮点运算器。
顾名思义,定点运算器用于对整型数的运算,浮点运算器用于对浮点数的运算。
运算器的功能:
(1)对数据进行算术运算和逻辑运算
(2)暂时存放参加运算的数据及运算的中间结果
(3)选取相应部件中的数据参与运算
(4)反映运算处理的状态
定点运算器组成:
(1)算术逻辑部件ALU
(2)通用寄存器组
(3)ALU的输入选择电路
(4)状态寄存器
浮点运算器的组成:
浮点运算器通常由处理阶码的和处理尾数的两个定点运算器组成
串行进位加法器、并行进位加法器和多功能算术逻辑部件的结构在老师给的复习课件中有出现,不过我认为第二章绝对考计算为主,这一个部分有余力可看,实在看不明白就算。
第三章
存储器:
计算机中用来存放程序和数据的部件
存储器的要求:
1.能够有两个稳定状态来表示二进制中的“0”和“1”
2.容易识别,两个状态能方便地进行转换
存储器追求的目标:
更快的存取速度、更大的存储空间、更低的单位成本
多级结构存储器:
把要用的程序和数据,按其使用的急迫程度分段调入存储容量不同、运行速度不同的存储器中,并由硬软件系统统一调度管理。
各级存储器存储速度、容量、成本的关系请参照课件(第三章1)P10、P12的图
程序运行的局部性原理:
1.在一小段时间内,最近被访问过的程序和数据很可能再次被访问。
(时间方面)2.在空间上这些被访问的程序和数据往往集中在一小片存储区(空间方面)3.在访问顺序上,指令顺序执行比转移执行的可能性大(指令执行顺序方面)
多级结构存储器之间应满足的原则:
1.同一个信息可以处在不同层次存储器中,此时,这一信息在几个级别的存储器中应保持相同的值(一致性)。
2.处在内层的信息一定被包含在其外层的存储器中,反之则不成立,即内层存储器中的全部信息是其相邻外层存储器中一部分信息的复制品(包含性)。
主存储器:
计算机中存储正处在运行中的程序和数据(或一部分)的部件。
通过地址、数据、控制三类总线与CPU等其他部件连通
地址总线AB:
用于CPU向主存储器传递地址(寻址),其位数决定了可寻址的最大内存空间
数据总线DB:
用于主存储器向CPU传输数据,其位数与工作频率的乘积正比于最高数据入出量
控制总线CB:
指出总线周期的类型和本次读写操作完成的时刻
存储器的分类:
请参考课件(第三章1)P19、P20的图表
存储器的主要应用:
请参考课件(第三章1)P21的表格
主存储器的主要技术指标:
容量、存储器存取时间、存储周期
存储字:
计算机可寻址的最小单位
字长:
一个存储字所包括的二进制位数
容量=主存储器存储单元总数×存储字长
存储器存取时间:
启动一次存储器操作到完成该操作所经历的时间
存储周期:
连续启动两次独立的存储器操作所需间隔的最小时间,通常存储周期略大于存取时间
课件(第三章1)P25比较SRAM与DRAM的区别
存储器与CPU连接:
位扩展法、字扩展法、字位同时扩展法
课件(第三章1)P25后的其他内容可以无视
高速缓冲存储器(Cache):
CPU与主存储器之间的一种高速缓冲装置,高速缓冲存储器是第三章重点
引入高速缓冲存储器的原因:
为解决CPU和主存之间的速度差距,提高整机的运算速度,在CPU和主存之间插入的由高速电子器件组成的容量不大,但速度很快的存储器
高速缓冲存储器的特点:
1位于CPU与主存之间,是存储器层次结构中级别最高的一级;
2速度一般比主存快5-10倍,通常由存储速度高的双极型三极管或SRAM组成;
3其内容是主存的部分副本;
4其用途可用来存放指令,也可用来存放数据;
5快存的功能全部由硬件实现,并对程序员透明
课件(第三章2)P6主存与辅存的比较
Cache的基本组成:
Cache存储器、Cache控制器
Cache控制器:
地址变换逻辑、替换逻辑组成
课件(第三章2)P10Cache的工作原理
地址映像:
为了把信息放到Cache中,必须应用某种函数把主存地址映象到Cache中定位
地址变换:
在信息按这种映像关系装入Cache后,执行程序时,应将主存地址变换成Cache地址
地址映像的方式:
直接映像、全相联映像、组相联映像
课件(第三章2)P14至P26三种映像的原理和优缺点
课件(第三章2)P27Cache的三种写操作
课件(第三章2)剩下的内容可以无视
第三章自3.4开始无视
第四章
机器指令:
计算机执行某种操作的命令
指令系统:
一台计算机中所有机器指令的集合,称为这台计算机的指令系统
指令的格式:
操作码+地址码
操作码:
指明操作的性质及功能
地址码:
指明操作数的地址、下一条指令的地址
指令字长度:
一个指令字中包含二进制代码的位数
机器字长:
指计算机能直接处理的二进制数据的位数,它决定了计算机的运算精度
指令按字长分类:
固定字长指令、可变字长指令.
指令长度选取原则:
1.指令长度应为存储器基本字长的整数倍2.指令字长应尽量短
课件(第四章1)P7至P11各种地址码结构及其用途
指令操作码分类:
规整型、非规整型
规整型:
操作码字段的位数和位置是固定的,优点是对于简化硬件设计,减少指令译码的时间是非常有利的
非规整型:
操作码字段的位数不固定,且分散地放在指令字的不同位置上,缺点是增加指令译码和分析的难度,使控制器的设计复杂化
最常用的非规整型编码方式:
扩展操作码法
课件(第四章1)P20至P25无视
对指令系统性能的要求:
完备性、有效性、规整性、兼容性
课件(第四章1)P25至结束,看一下这4个性质的概念
指令和数据的地址:
当某个操作数或某条指令存放在某个存储单元时,其存储单元的编号,就是该操作数或指令在存储器中的地址
寻址方式:
形成操作数或指令地址的方式
寻址方式分类:
指令寻址方式、数据寻址方式
课件(第四章2)P5、P6指令的两种寻址方式
操作数在指令中的寻址方式:
立即寻址
立即寻址:
指令的地址字段给出的是操作数本身,优点为取指同时取得操作数,提高指令的运行速度。
缺点是操作数的长度受指令长度的影响,且不便修改。
操作数在寄存器中的寻址方式:
寄存器寻址
寄存器寻址:
操作数在CPU的通用寄存器中,指令地址码字段给出寄存器的编号。
优点为CPU寄存器数量远小于内存单元,所以寄存器号比内存地址短,因而寄存器寻址方式指令短;操作数已在CPU中,不用访存,指令执行速度快。
操作数在存储器中的寻址:
直接寻址、间接寻址、寄存器间接寻址、相对寻址、基址寻址、变址寻址、段寻址、堆栈寻址
直接寻址:
在指令格式的地址字段中直接指出操作数在内存的地址D
间接寻址:
指令地址字段中的形式地址D不是操作数的真正地址,而是操作数地址的指示器
寄存器间接寻址:
指令地址码字段中给出某寄存器的编号,用该寄存器中的内容作为地址访问内存取得操作数。
优点为改变寄存器Rn中的内容就可访问内存的不同地址,修改十分方便。
缺点为二次寻址速度慢
相对寻址方式:
把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址
基址寻址:
将CPU中基值寄存器的内容,加上指令格式中的形式地址而形成操作数的有效地址。
变址寻址:
把CPU中某个变址寄存器的内容与偏移量D相加来形成操作数有效地址
课件(第四章2)P18至P41操作数在存储器中的寻址方式是重点,必考,上面只列出了一些寻址方式的概念,这些寻址方式的过程和优缺点也必须要掌握,由于课件中有大量的图示,不太好组织语言,就不在资料中总结了,同学们自己看一下。
至于那些寻址方式被考到的可能性更大答疑老师并没有说,不过同学们可以根据各个方式在课件中所占篇幅自己推测
课件(第四章2)P42至结束各种指令类型及作用了解一下即可
第五章
CPU的基本功能:
程序控制、操作控制、时间控制、数据加工、中断处理和异常处理
CPU的组成:
运算器、高速缓冲存储器、控制器
控制器的功能:
取指令、分析指令、执行指令、控制程序和数据的输入输出
控制器的基本组成:
指令部件、时序部件、微操作控制线路
指令部件:
程序计数器PC、指令寄存器IR、指令译码器ID、地址形成部件
仔细阅读课件第五章1了解上述知识点的概念
计算机的基本工作过程:
取指令、分析指令、执行指令课件(第五章2)P3至P5看一下这三种操作的过程
课件(第五章2)P6至P41我实在是看不懂,但是根据答疑结果此处可能出大题,同学们还是尽量看明白吧。
个人认为考试的难度应该比课件低一些
CPU的字长:
在单位时间内同时处理的二进制数据的位数
内部工作频率:
又称为内频或主频,它是衡量CPU速度的重要参数。
在其他性能指标相同时,CPU的主频越高,CPU的速度也就越快
外部工作频率:
外部工作频率,也叫前端总线频率或系统总线时钟频率,它是由主板为CPU提供的基准时钟频率
地址总线宽度:
地址总线宽度决定了CPU可以访问的最大的物理地址空间,简单地说就是CPU到底能够使用多大容量的主存
数据总线宽度:
数据总线宽度则决定了CPU与外部Cache、主存以及输入输出设备之间进行一次数据传输的信息量
指令周期:
从取指令、分析取数到执行完该指令所需的全部时间
机器周期:
通常把一个指令周期划分为若干个机器周期,每个机器周期完成一个基本操作
节拍周期:
在一个机器周期内,要完成若干个微操作。
因而应把一个机器周期分为若干个相等的时间段,每一个时间段对应一个电位信号,称为节拍电位信号
工作脉冲:
在节拍中执行的有些微操作需要同步定时脉冲,如将稳定的运算结果打入寄存器,又如机器周期状态切换等。
为此,在一个节拍内常常设置一个或几个工作脉冲,作为各种同步脉冲的来源。
课件(第五章3)P3、P4微程序和微指令相关,机器指令与微指令的关系
微程序控制器基本工作原理:
指令取入IR以后,操作码进行译码,得到相应指令的第一条微指令的地址,之后都由微指令的下址字段指出下一个微地址
微程序方案的特点:
(1)微程序控制器结构整齐,便于设计和生产,简化设计。
(2)方便地修改和扩充机器指令系统,更换控存ROM改善指令系统,满足不同用户的需要。
(3)缩短研制周期有利于实现计算机结构系列化和积木化的要求。
(4)使用诊断微程序,方便检查排除故障。
提高机器的有效使用时间。
微指令编码:
直接控制编码、最短字长编码、分段直接编码、分段间接编码
微指令的相容性:
同一时刻或同一机器周期内的微指令分在不同组内,以便实行并行操作
微指令的互斥性:
如果有若干个(一组)微命令,在每次使用它们的微周期内,只有一个微命令起作用,则这若干个微命令为互斥
课件(第五章3)P13至P15后继微地址的形成方法
水平型微指令:
对应CPU内部控制线和每一条系统总线控制线指令中都有相应的1位,同时还有一个指示转移发生条件的条件字段和转移目的地址字段。
并行操作能力强,效率高,灵活性强;执行指令的时间较短;微指令比较长,但微程序比较短;硬件密切相关,微程序设计比较困难。
垂直型微指令:
在微指令中设置微操作码字段、条件码和微地址字段,微操作码字段通过微指令译码器翻译出微操作。
其特点是不强调实现微指令的并行控制功能,通常一条微指令只要求能控制实现一二种操作。
每条微指令只表示一个微操作;需要对微操作码和部件号译码;微指令短,微程序长
组合逻辑控制器:
是由大量逻辑门和触发器电路构成的非常复杂而庞大的时序逻辑网络
时标系统的控制方式:
同步控制方式、异步控制方式、联合控制方式课件(第五章3)P21至P23上述三种控制方式的概念和优缺点
时标系统的组成:
1.脉冲源(主振荡器,提供CPU的时钟基准),2.计数分频逻辑(产生所需的节拍或工作周期),3.控制条件(与主振频率、节拍相综合产生所需的各种工作脉冲),4.启停控制逻辑
课件(第五章3)最后的几个题我认为比较典型,掌握为好
第六章
总线:
总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路
总线协议:
一般包括信号线定义、数据格式、时序关系、信号电平、控制逻辑等,它确定了一个系统使用总线的方法
课件P4至P11总线的四个特性及总线的分类
总线带宽:
总线本身所能达到的最高传输速率,总线带宽是考察总线性能的重要指标
影响总线带宽的因素:
总线长度、总线驱动器/接收器性能、连接在总线上的模块数等
单总线:
使用一条单一的系统总线来连接CPU、内存和I/O设备
双总线:
在CPU和主存之间专门设置了一组高速的存储总线
三总线:
系统总线是CPU、主存和通道(IOP)之间进行数据传送的公共通路,而I/O总线是多个外部设备与通道之间进行数据传送的公共通路
课件P17至P25三种总线的原理
总线结构对最大存储容量的影响:
单总线系统中,存储容量会受到外设端口多少的影响;双总线系统不会,访存和I/O操作有不同的指令。
总线结构对指令系统的影响:
在双总线结构中,CPU对存储总线和系统总线必须有不同的指令系统,由操作码规定使用哪一条总线,即访存和I/O操作有不同的指令。
单总线结构中,访存和I/O操作使用相同的指令,不同的地址
课件P30现代总线的内部结构
主方(主设备):
可以启动一个总线周期的功能模块,如CPU、I/O设备。
从方(从设备):
被主方指定与其通信的功能模块,如存储器、CPU
总线占用期:
主方持续控制总线的时间
总线的仲裁的策略:
公平策略、优先级策略
总线的仲裁方式:
集中式和分布式两种。
集中式仲裁:
链式查询方式、计数器定时查询方式、独立请求方式
课件P42至P463种集中式仲裁的原理和优缺点
分布式仲裁:
自举分布式裁决、冲突检测分布式裁决、并行竞争分布式裁决
课件P47至P533种分布式仲裁的原理和优缺点
总线的信息传送过程:
请求总线、总线仲裁、寻址、信息传送、状态返回
课件P56至结束4种总线定时方式的概念、原理、和优缺点
总体而言第六章一概念为主
第七章
课件(第七章1)P4看看I/O系统的结构和常用设备,该课件的其余内容请无视
控制器/接口的功能:
⑴实现主机和外设的数据传送控制;⑵进行地址译码和设备选择;⑶实现数据缓冲;⑷数据格式的变换;⑸传递控制命令和状态信息;(6)电平匹配
I/O接口的分类:
并行和串行(结构方式);同步和异步(收发配合方式);程序传送、中断传送、DMA、通道、IO处理器(数据传送配合方式);简单接口、可编程接口、外设接口适配器(电路规模)
输入输出设备的编址方式:
单独编址、统一编址
课件(第七章2)P13至P19I/O设备数据传送控制方式,记概念和优缺点
课件(第七章2)P20至P42个人认为中断不是重点,无视
课件(第七章2)P42后面的内容中DMA要掌握,其余应该没有什么价值
六、七两章的重要性没有前面的章节大,出大题的可能性很低,所以复习时可以快一些,掌握基本概念即可
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 期末 复习
![提示](https://static.bdocx.com/images/bang_tan.gif)