可编程逻辑器件复习题docx.docx
- 文档编号:25964612
- 上传时间:2023-06-16
- 格式:DOCX
- 页数:32
- 大小:128.14KB
可编程逻辑器件复习题docx.docx
《可编程逻辑器件复习题docx.docx》由会员分享,可在线阅读,更多相关《可编程逻辑器件复习题docx.docx(32页珍藏版)》请在冰豆网上搜索。
可编程逻辑器件复习题docx
对编程逻辑习题
一、选择题
1.一个项目的输入输出端口是定义在。
A.实体屮B.结构体屮C.任何位置D.进程体
2.描述项目具有逻辑功能的是B°
A.实体B.结构体C.配置D.进程
3.关键字ARCHITECTURE定义的是A。
A.结构体B.进程C.实体D.配置
4.MAXPLUS11中编译VHDL源程序吋要求C。
A.文件名和实体可不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定
5.1987标准的VHDL语言对大小写是D。
A.敏感的B.只能用小写C.只能用大写D.不敏感
6.关于1987标准的VHDL语言中,标识符描述正确的是。
A.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以
7.关于1987标准的VHDL语言中,标识符描述正确的是B。
A.下划线可以连用B.下划线不能连用C.不能使用下划线D.可以使用任何字符
&符合1987VHDL标准的标识符是A。
D.22
D.2a
D.asd1
D.%50
A.A2B.A+2C.2A
9.符合1987VHDL标准的标识符是A。
A.a_2_3B.a2C.2_2_a
10.不符合1987VHDL标准的标识符是C°
A.a1inB.ain2C.2a
11.不符合1987VHDL标准的标识符是。
A.a2b2B.alblC.adl2
12.VIIDL语言中变量定义的位置是D°
A.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置
13.VHDL语言屮信号定义的位置是D。
A.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置
14.变量是局部量可以写在。
A.实体中B.进程中C.线粒体D.种子体中
15・变量和信号的描述正确的是o
A.变量赋值号是:
二B.信号赋值号是:
二C.变量赋值号是〈二D.二者没有区别
16.变量和信号的描述正确的是B。
A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程D.二者没有区别
17.关于VHDL数据类型,正确的是o
A.数据类型不同不能进行运算B.数据类型相同才能进行运算
C.数据类型相同或相符就可以运算D.运算与数据类型无关
18.下面数据中属于实数的是A。
A.4.2B.3C.'1'D.“11011”
19.下面数据中属于位矢量的是De
A.4.2B.3C.TD.“11011”
20.关于VHDL数据类型,正确的是o
A.用户不能定义子类型B.用户可以定义子类型
C.用户可以定义任何类型的数据D.前面三个答案都是错误的
21.可以不必声明而直接引用的数据类型是—C
A.STDLOGICB.STDLOGICVECTORC.BITD.前面三个答案都是错误的
22.STDLOGIG1164中定义的高阻是字符。
A.XB.xC.zD.Z
23.STD_LOGTG_1164中字符H定义的是A。
A.弱信号1B.弱信号0C.没有这个定义D.初始值
24.使用STDLOG1G1164使用的数据类型时。
A.可以直接调用B.必须在库和包集合小声明C.必须在实体屮声明D.必须在结构体中声明
25.关于转化函数正确的说法是。
A.任何数据类型都可以通过转化函数相互转化B.只有特定类型的数据类型可以转化
C.任何数据类型都不能转化D.前面说法都是错误的
26.VHDL运算符优先级的说法正确的是o
A.逻辑运算的优先级最高B.关系运算的优先级最高
C.逻辑运算的优先级最低D.关系运算的优先级最低
27.V1IDL运算符优先级的说法正确的是A。
A.NOT的优先级最高B.AND和NOT属于同一个优先级
C.NOT的优先级最低D.前面的说法都是错误的
28.VHDL运算符优先级的说法正确的是一D°
A.括号不能改变优先级B.不能使用括号C.括号的优先级最低D.括号可以改变优先级
29.如果a=l,b=0,则逻辑表达式(aANDb)OR(NOTbANDa)的值是B。
A.0B.1C.2D.不确定
30.关于关系运算符的说法正确的是-
A.不能进行关系运算B.关系运算和数据类型无关
C.关系运算数据类型要相同D.前面的说法都错误
31.转换函数TO_BTTVECTOR(A)的功能是。
A.将STDLOGIC_VECTOR转换为BIT_VECTORB.将REAL转换为BIT_VECTOR
C.将TIME转换为B1T_VECTORD.前面的说法都错误
32.VHDL中顺序语句放置位置说法正确的是-
A.可以放在进程语句中B.可以放在子程序中C.不能放在任意位置D.前面的说法都正确
33.不属于顺序语句的是B。
A.IF语句B.LOOP语句C.PROCESS语句D.CASE语句
34.正确给变量X赋值的语句是B。
A.X<=A+B;B.X:
=A+b;C.X二A+B;D.前面的都不正确
35.EDA的中文含义是A。
A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造
36.可编程逻辑器件的英文简称是oA.FPGAB.PLAC.PALD.PLD
37.现场可编程门阵列的英文简称是oA.FPGAB.PLAC.PALD.PLD
38.基于下面技术的PLD器件中允许编程次数最多的是。
A.FLASHB.EEROMC.SRAMD.PROM
39.在EDA中,TSP的中文含义是。
A.网络供应商B.在系统编程C.没有特定意义D.使用编程器烧写PLD芯片
40.在EDA屮,1P的屮文含义是o
D.知识产权核
A.网络供应商B.在系统编程C.没有特定意义
41.EPF10K20TC144-4具有多少个管脚A
A.144个B.84个C.15个D.不确定
42.EPF10K20TC144-X器件,如果X的值越小表示。
A.器件的工作频率越小B.器件的管脚越少C.器件的延时越小D.器件的功耗越小
43.如果a=l,b=l,则逻辑表达式(aXORb)OR(NOTbANDa)的值是A。
A.0B.1C.2D.不确定
44.执行下列语句后Q的值等于B。
SIGNALE:
STD_LOGIC_VECTOR(2TO5);
SIGNALQ:
STDLOGICVECTOR(9DOWNTO2);
E<=(2=>JV,4二〉'O',OTHERS二〉'1,);
Q<=(2=>E
(2),4=>E(3),5二>'1',7=>E(5),OTHERS二〉E(4));
A.“11011011”B.“00101101”C.“11011001”D.“00101100”
45.VIIDL文本编辑中编译时出现如下的报错信息
Error:
VIIDLsyntaxerror:
signaldeclarationmusthavebutfoundbegin
instead.其错误原因是。
A.信号声明缺少分号。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
46.VIIDL文本编辑中编译时出现如下的报错信息
Error:
VIIDLsyntaxerror:
choicevaluelengthmustmatchselectorexpression
valuelength其错误原因是。
A.表达式宽度不匹配。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序屮缺少关键词。
47.MAX+PLUSTT的设计文件不能直接保存在。
A.硬盘B.根目录C.文件夹D.工程目录
48.MAXPLUS11是哪个公司的软件A。
A.ALTERAB.ATMELC.LATTICED.XILINX
49.MAXPLUS11不支持的输入方式是D。
A.文本输入B.原理图输入C.波形输入D.矢量输入
50.MAXPLUSII中原理图的后缀是B。
A.DOCB.GDFC.BMPD.J1F
51.在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。
D
A.idata<=“00001111”;B.idata<=b”0000_1111”;
C.idata<=X”AB"D.idata<=B”21”;
52.在VHDL语言中,下列对时钟边沿检测描述中,错误的是D。
A.ifelk'eventandelk='I'thenB.iffallingedge(elk)then
C.ifelk'eventandelk='O'thenD.ifelk'stableandnotelk=T'then
53.下面对利用原理图输入设计方法进行数字电路系统设计的描述中,那一种说法是不正确
的。
o
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法一般是一种白底向上的设计方法;
C.原理图输入设计方法无法对电路进行功能描述;
D.原理图输入设计方法也可进行层次化设计。
54.在一个VHDL设计屮idata是一个信号,数据类型为integer,数据范围0to127,下面哪
个赋值语句是正确的。
C
A.idata:
=32:
B.idata<=16#A0#;C.idata<=16#7#E1;D.idata:
=B#1010#;
55.下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程:
A
A.原理图/IIDL文本输入一功能仿真->综合->适配编程下载硬件测试
原理图/HDL文本输入一适配一综合一功能仿真一编程下载一硬件测试;
C.原理图/HDL文本输入一功能仿真->综合->编程下载适配硬件测试;
D.原理图/HDL文本输入一功能仿真一适配一编程下载一综合一硬件测试
56.在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,正确的
是O
A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。
B.敏感信号参数表中,应列出进程中使用的所有输入信号;
C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成;
D.当前进程中声明的信号也可用于其他进程。
57.对于信号和变量的说法,哪一个是不正确的:
Ao
A.信号用于作为进程屮局部数据存储单元B.变虽的赋值是立即完成的
C.信号在整个结构体内的任何地方都能适用D.变量和信号的赋值符号不一样
58.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库:
。
A.TEEE库B.VITAL库C.STD库D.WORK工作库
59.下列语句中,不属于并行语句的是:
B
A.进程语句B.CASE语句C.元件例化语句D.WHEN--ELSE…语句
60.下面哪一条命令是MAX+PLUSII在时序仿真时执行加载节点的命令?
C
A.file—>setprojecttocurrentfileB.assign—>pin/locationchip
C.node—>enternodefromSNFD.fi]e—>createdefaultsymbol
61.在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为」A.
仿真器B.综合器C.适配器D.下载器
62.VHDL文本编辑中编译时出现如下的报错信息
Error:
Cm/topenVHDL“WORK”其错误原因是。
A.错将设计文件的后缀写成.tdf,而非.vhd。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
63.在VHDL的CASE语句中,条件句中的“=>”不是操作符号,它只相当与B作用。
A.IFB.THENC.ANDD.OR
64.下面哪一条命令是MAXPLUS11软件中引脚锁定的命令C。
A.file—>setprojecttocurrentfileB.node—>enternodefromSNF
C.assign一>pin/locationchipD.file一>createdefaultsymbol]
65.下列关于信号的说法不正确的是CoA.信号相当于器件内部的一个数据暂存节点。
B.信号的端口模式不必定义,它的数据既可以流进,也可以流出。
C.在同一进程中,对一个信号多次赋值,其结果只有第一次赋值起作用。
D.信号在整个结构体内的任何地方都能适用。
66.下面哪一个可以用作VHDL中的合法的实体名D。
A.ORB.VARIABLEC.SIGNALD.OUT1
67.V1IDL文本编辑中编译时出现如下的报错信息
Error:
Linel,Filee:
\muxf订e\mux21.tdf:
TDKsyntaxerror••-其错误原因是。
A.错将设计文件的后缀写成.tdf而非.vhd。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
68.下列关于变量的说法正确的是A。
A.变量是一个局部量,它只能在进程和子程序中使用。
B.变量的赋值不是立即发生的,它需要有一个§延吋。
C.在进程的敏感信号表中,既可以使用信号,也可以使用变量。
D.变量赋值的一般表达式为:
目标变量名<二表达式。
69.下列关于CASE语句的说法不正确的是B。
A.条件句川的选择值或标识符所代表的值必须在表达式的取值范围内。
B.CASE语句中必须要有WHENOTHERS=>NULL;语句。
C.CASE语句中的选择值只能出现一次,且不允许有相同的选择值的条件语句出现。
D.CASE语句执行必须选中,且只能选中所列条件语句中的一条。
70.VHDL中,为目标变量赋值符号是D°
A.=:
B.=C.<=D.:
=
71.在VHDL中,可以用语句D表示检测clock下降沿。
A.clock'eventB.clock'eventandclock二'1'C.clock二'O'D.clock
eventandclock二'O'
A.gdfB.scfC.sysD.tdf
78.
在元件例化语句中,用_符号实现名称映射,将例化元件端口声明语句中的信号与PORTMAP()中的信号名关联起來。
79.在VHDL中,含WAIT语句的进程PROCESS的括弧屮再加敏感信号,否则则是非法的。
A.可以B.不能C.必须D.有时可以
80.在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是D。
A.综合B.编译C.仿真D.被高层次电路设计调用
81.在MAX+PLUSIII具软件中,完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时
网表提取和编程文件汇编等操作,并检查设计文件是否正确的过程称为o
A.编辑B.编译C.综合D.编程
82.VHDL文本编辑中编译时出现如下的报错信息
Error:
VIIDLDesignFile“mux21”mustcontainanentityofthesamename
其错误原因是C。
A.错将设计文件的后缀写成.tdf而非.vhdoB.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序屮缺少关键词。
83.执行下列语句后Q的值等于D。
SIGNALE:
STDLOGICVECTOR(2TO5);
SIGNALQ:
STD_LOGIC_VECTOR(9DOWNTO2);
EU(2二〉'O',4二〉'O',OTHERS二〉'1');
Q<=(2=>E
(2),4=>E(3),5二>'1',7=>E(5),OTHERS二〉E(4));
B.
A.“11011011”
“00110100”0.“11011001”D.“00101100”
84.综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示
的过程;在下面对综合的描述中,是错误的。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;B.为实现系统的速度、而积、性能的要求,需要对综合加以约束,称为综合约束;
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的。
D.综合是纯软件的转换过程,与器件硬件结构无关;
85.关于VHDI■中的数字,请找出以下数字中数值最小的一个:
A.2#111l_1110#B.8#276#C.10#170#D.16#E#E1
86.以下对于进程PROCESS的说法,正确的是:
_Co
A.进程之间可以通过变量进行通信B.进程内部由一组并行语句来描述进程功能
C.进程语句本身是并行语句D.—个进程可以同时描述多个时钟信号的同步时序逻辑
87.进程中的信号赋值语句,其信号更新是o
A.按顺序完成;B.比变量更快完成;
C.在进程的最后完成;D.以上都不对。
88.关于VHDI.中的数字,请找出以下数字中最大的一个:
-
A.2#11111110#B.8#276#C.0#170#D.6#E#E1
89.VIIDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结
构体描述。
A•器件外部特性;B.器件的内部功能;C.器件的综合约束;
C.器件外部特性与内部功能。
90.
下列标识符中,B是不合法的标识符。
A.BITB.STD_LOGICC.BOOLEAND.INTEGER
92.在VHDL中不能将信息带出对它定义的当前设计单元。
A.信号B.常量C.数据D.变量
93.在VHDL中,为定义的信号赋初值,应该使用—D_符号。
A.=:
B.=C.:
=D.<=
94.在VIIDL中,一个设计实体可以拥有一个或多个D
A.设计实体B.结构体C.输入D.输出
95.执行下列语句后Q的值等于A。
SIGNALE:
STD_LOGIC_VECTOR(2TO5);
SIGNALQ:
STDLOGICVECTOR(9DOWNTO2);
E<=(2二〉'1',4二〉'1',OTHERS二〉'O');
Q<=(2=>E
(2),4=>E(3),5二〉'1',7=>E(5),OTHERS=>E(4));……
A.“11011011”B.“00110100”C.“11011001”D.“00101100”
96.在VIIDL的IEEE标准库中,预定义的标准逻辑位STD.LOGIC的数据类型中是用表示的。
A.小写字母和数字B.大写字母数字C.大或小写字母和数字D.全部是数字
97.执行MAX+PLUSII的A命令,可以为设计电路建立一个元件符号。
A.createdefaultsymbolB.simulatorC.compilerD.timinganalyzer
98.在VIIDL中,条件信号赋值语句WIIEN_ELSE属于语句。
A.并行和顺序B.顺序C.并行D.不存在的
99.在VHDL的IEEE标准库屮,预定义的标准逻辑数据STD_LOG1C有C种逻辑值。
A.2B.3C.9D.8
100.一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序成为。
A.设计输入B.设计输出C.设计实体D.设计结构
二、填空题
1.EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
2.EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
3.吋序仿真是在设计输入完成之后,选择具体器件并完成布局、布线之后进行的吋序关系仿真,因此又称为功能仿真。
4.VIIDL的数据对彖包括变量、常量和信号,它们是用来存放各种类型数据的容器。
5.图形文件设计结束后一定要通过仿真,检查设计文件是否正确。
6.以EDA方式设计实现的电路设计文件,最终可以编程下到FPGA和CPU)芯片中,完成硬件设计和验证。
7.MAX+PLUS的文本文件类型是(后缀名).VHDO
8.在PC上利用VIIDL进行项目设计,不允许在根冃录下进行,必须在根目录为设计建立一个工程目录。
9.VHDL源程序的文件名应与实体名相同,否则无法通过编译。
三、名词解释题:
(本大题共3题,每小题3分,共计9分)
1.ASIC专用集成电路
2.FPGA现场可编程门阵列
3.CPLD复杂可编程逻辑器件
4.EDA电子设计自动化
5.TP知识产权核
6.SOC单芯片系统
7.VHDL和FPGA:
超髙速硬件描述语言现场可编程门阵列
四、VHDL程序填空
1.下面程序是1位十进制计数器的VHDL描述,试补充完整。
LIBRARYIEEE;
USEIEEE.STD_L0GIC_1164.ALL;
USEIEEE.STD_LOG1C_UNS1GNED.ALL;
ENTITYCNT10IS
PORT(CLK:
INSTDLOGIC;
Q:
OUTSTD_LOGIC_VECTOR(3DOWNTO0));
ENDCNT10;
ARCHITECTUREbhvOFCNT10IS
SIGNALQI:
STDLOGICVECTOR(3DOWNTO0);
BEGIN
PROCESS(CLK)
BEGIN
IFCLK'EVENTANDCLK二'1'THEN―边沿检测IFQI>10THEN
QI<=(OTHERS二>'O');―置零
ELSE
QI<=QI+1;~加1
ENDIF;
END
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程 逻辑 器件 复习题 docx