计算机组成原理课程设计报告完整版.docx
- 文档编号:25946235
- 上传时间:2023-06-16
- 格式:DOCX
- 页数:46
- 大小:270.23KB
计算机组成原理课程设计报告完整版.docx
《计算机组成原理课程设计报告完整版.docx》由会员分享,可在线阅读,更多相关《计算机组成原理课程设计报告完整版.docx(46页珍藏版)》请在冰豆网上搜索。
计算机组成原理课程设计报告完整版
计算机组成原理课程设计报告
班级:
06计算机6班姓名:
李凯学号:
20063007
完成时间:
2009年1月3日
一、课程设计目的
1.在实验机上设计实现机器指令及对应的微指令(微程序)并验证,从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系;
2.通过控制器的微程序设计,综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念;
3.培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务
针对COP2000实验仪,从详细了解该模型机的指令/微指令系统入手,以实现乘法和除法运算功能为应用目标,在COP2000的集成开发环境下,设计全新的指令系统并编写对应的微程序;之后编写实现乘法和除法的程序进行设计的验证。
三、课程设计使用的设备(环境)
1.硬件
●COP2000实验仪
●PC机
2.软件
●COP2000仿真软件
四、课程设计的具体内容(步骤)
1.详细了解并掌握COP2000模型机的微程序控制器原理,通过综合实验来实现
该模型机指令系统的特点:
COP2000模型机包括了一个标准CPU所具备所有部件,这些部件包括:
运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM,以及中断控制电路、跳转控制电路。
其中运算器和中断控制电路以及跳转控制电路用CPLD来实现,其它电路都是用离散的数字电路组成。
微程序控制部分也可以用组合逻辑控制来代替。
模型机为8位机,数据总线、地址总线都为8位,但其工作原理与16位机相同。
相比而言8位机实验减少了烦琐的连线,但其原理却更容易被学生理解、吸收。
模型机的指令码为8位,根据指令类型的不同,可以有0到2个操作数。
指令码的最低两位用来选择R0-R3寄存器,在微程序控制方式中,用指令码做为微地址来寻址微程序存储器,找到执行该指令的微程序。
而在组合逻辑控制方式中,按时序用指令码产生相应的控制位。
在本模型机中,一条指令最多分四个状态周期,一个状态周期为一个时钟脉冲,每个状态周期产生不同的控制逻辑,实现模型机的各种功能。
模型机有24位控制位以控制寄存器的输入、输出,选择运算器的运算功能,存储器的读写。
24位控制位分别介绍如下:
XRD:
外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。
EMWR:
程序存储器EM写信号。
EMRD:
程序存储器EM读信号。
PCOE:
将程序计数器PC的值送到地址总线ABUS上。
EMEN:
将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD决定是将DBUS数据写到EM中,还是从EM读出数据送到DBUS。
IREN:
将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。
EINT:
中断返回时清除中断响应和中断请求标志,便于下次中断。
ELP:
PC打入允许,与指令寄存器的IR3、IR2位结合,控制程序跳转。
MAREN:
将数据总线DBUS上数据打入地址寄存器MAR。
MAROE:
将地址寄存器MAR的值送到地址总线ABUS上。
OUTEN:
将数据总线DBUS上数据送到输出端口寄存器OUT里。
STEN:
将数据总线DBUS上数据存入堆栈寄存器ST中。
RRD:
读寄存器组R0-R3,寄存器R?
的选择由指令的最低两位决定。
RWR:
写寄存器组R0-R3,寄存器R?
的选择由指令的最低两位决定。
CN:
决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。
FEN:
将标志位存入ALU内部的标志寄存器。
X2:
X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。
X1:
X0:
COP2000中有7个寄存器可以向数据总线输出数据,但在某一特定时刻只能有一个寄存器输出数据.由X2,X1,X0决定那一个寄存器输出数据.
X2X1X0
输出寄存器
000
IN_OE外部输入门
001
IA_OE中断向量
010
ST_OE堆栈寄存器
011
PC_OEPC寄存器
100
D_OE直通门
101
R_OE右移门
110
L_OE左移门
111
没有输出
WEN:
将数据总线DBUS的值打入工作寄存器W中。
AEN:
将数据总线DBUS的值打入累加器A中。
S2:
S2、S1、S0三位组合决定ALU做何种运算。
S1:
S0:
COP2000中的运算器由一片EPLD实现.有8种运算,通过S2,S1,S0来选择.
运算数据由寄存器A及寄存器W给出,运算结果输出到直通门D。
S2S1S0
功能
000
A+W加
001
A-W减
010
A|W或
011
A&W与
100
A+W+C带进位加
101
A-W-C带进位减
110
~AA取反
111
A输出A
模型机的寻址方式分五种:
①累加器寻址:
操作数为累加器A,例如“CPLA”是将累加器A值取反,还有些指令是隐含寻址累加器A,例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。
②寄存器寻址:
参与运算的数据在R0-R3的寄存器中,例如“ADDA,R0”指令是将寄存器R0的值加上累加器A的值,再存入累加器A中。
③寄存器间接寻址:
参与运算的数据在存储器EM中,数据的地址在寄存器R0-R3中,例如“MOVA,@R1”指令是将寄存器R1的值做为地址,把存储器EM中该地址的内容送入累加器A中。
④存储器直接寻址:
参与运算的数据在存储器EM中,数据的地址为指令的操作数。
例如“ANDA,40H”指令是将存储器EM中40H单元的数据与累加器A的值做逻辑与运算,结果存入累加器A。
⑤立即数寻址:
参与运算的数据为指令的操作数。
例如“SUBA,#10H”是从累加器A中减去立即数10H,结果存入累加器A。
模型机的缺省的指令集分几大类:
算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。
该模型机微指令系统的特点(包括其微指令格式的说明等):
模型机有24位控制位以控制寄存器的输入、输出,选择运算器的运算功能,存储器的读写。
微程序控制器由微程序给出24位控制信号,而微程序的地址又是由指令码提供的,也就是说24位控制信号是由指令码确定的。
该模型机的微指令的长度为24位,其中微指令中只含有微命令字段,没有微地址字段。
其中微命令字段采用直接按位的表示法,哪位为0,表示选中该微操作,而微程序的地址则由指令码指定。
2。
计算机中实现乘法和除法的原理
(1)无符号乘法
①实例演示(即,列4位乘法具体例子演算的算式):
②硬件原理框图:
③算法流程图:
(2)无符号除法
①实例演示(即,列4位除法具体例子演算的算式):
②硬件原理框图:
③算法流程图:
3.对应于以上算法如何分配使用COP2000实验仪中的硬件
(初步分配,设计完成后再将准确的使用情况填写在此处)
乘法:
寄存器R0:
初值为0,运行时累加每次循环的结果,运行后R0中即为乘法的积。
寄存器R1:
存放被乘数。
寄存器R2:
存放乘数。
除法:
寄存器R0:
存放被除数
寄存器R1:
存放除数
寄存器R2:
初值为0,每次循环如符合条件就将其左移并加1,
否则仅左移,最终结果即为商
寄存器R3:
计数器。
初值为0,左移时将其移至最高位为1,R3记录移动次数。
作除法时,商每上一位时R3即自减1。
因左移次数与最终右移次数相等,
故当R3减至负数(FF)时即终止程序运行。
4.在COP2000集成开发环境下设计全新的指令/微指令系统
设计结果如表所示(可按需要增删表项)
(1)新的指令集
(设计两个不同指令集要分别列表)
助记符
机器码1
机器码2
指令说明
ADDR?
A
000001xx04–07
将累加器A中的数加入到寄存器R中,不影响标志位
ADDR?
#II
000010xx08–0B
II
将立即数II加入到寄存器R中,不影响标志位
ANDR?
#II
000011xx0C–0F
II
将寄存器R中的数与立即数II按位与,并影响标志位
CMPR?
A
000100xx10–13
作差比较寄存器R中数与累加器A中数的大小,并影响标志位
CMPR?
#II
000101xx14–17
II
作差比较寄存器R中数与立即数II的大小,并影响标志位
MOVA,R?
000110xx18–1B
将寄存器R中的数放入累加器A中
JMPMM
000111xx1C–1F
MM
跳转到地址MM
JCMM
001000xx20–23
MM
若进位标志置1,则跳转到MM地址
JZMM
001001xx24–27
MM
若零标志标置1,则跳转到MM地址
MOVR?
#II
001010xx28–2B
II
将立即数II存放到寄存器R中
SHLR?
001011xx2C–2F
寄存器R中的数不带进位向左移一位,不影响标志位
SHRR?
001100xx30–33
寄存器R中的数不带进位向右移一位,不影响标志位
SUBR?
A
001101xx34–37
从寄存器R中减去累加器A中的数,不影响标志位
SUBR?
#II
001110xx38–3B
II
从寄存器R中减去立即数II,影响标志位
OVER
001111xx3C–3F
结束
(2)新的微指令集
助记符
状态
微
地
址
微程序
数据
输出
数据
打入
地址
输出
运
算
器
移位
控制
μPC
PC
_FATCH_
T0
00
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
01
FFFFFF
A输出
+1
02
FFFFFF
A输出
+1
03
FFFFFF
A输出
+1
ADDR?
A
04
FFF7EF
寄存器值R?
寄存器W
A输出
+1
05
FFFB98
ALU直通
寄存器R?
加运算
+1
06
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
07
FFFFFF
A输出
+1
ADDR?
#II
08
FFF7F7
寄存器值R?
寄存器A
A输出
+1
09
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
+1
0A
FFFB98
ALU直通
寄存器R?
加运算
+1
0B
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
ANDR?
#II
0C
FFF7F7
寄存器值R?
寄存器A
A输出
+1
0D
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
+1
0E
FFFEFB
标志位C,Z
与运算
+1
0F
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
CMPR?
A
10
FFFF8F
ALU直通
寄存器W
A输出
+1
11
FFF7F7
寄存器值R?
寄存器A
A输出
+1
12
FFFEF9
标志位C,Z
减运算
+1
13
CBFFFF
指令寄存器IR
PC输出
A输出
+1
CMPR?
#II
14
FFF7F7
寄存器值R?
寄存器A
A输出
+1
15
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
+1
16
FFFEF9
标志位C,Z
减运算
+1
17
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
MOVA,R?
18
FFF7F7
寄存器值R?
寄存器A
A输出
+1
19
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
1A
FFFFFF
A输出
+1
1B
FFFFFF
A输出
+1
JMPMM
1C
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
1D
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
1E
FFFFFF
A输出
+1
1F
FFFFFF
A输出
+1
JCMM
20
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
21
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
22
FFFFFF
A输出
+1
23
FFFFFF
A输出
+1
JZMM
24
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
25
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
26
FFFFFF
A输出
+1
27
FFFFFF
A输出
+1
MOVR?
#II
28
C7FBFF
存贮器值EM
寄存器R?
PC输出
A输出
+1
+1
29
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
2A
FFFFFF
A输出
+1
2B
FFFFFF
A输出
+1
SHLR?
2C
FFF7F7
寄存器值R?
寄存器A
A输出
+1
2D
FFF9DF
ALU左移
寄存器R?
A输出
左移
+1
2E
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
2F
FFFFFF
A输出
+1
SHRR?
30
FFF7F7
寄存器值R?
寄存器A
A输出
+1
31
FFF9BF
ALU右移
寄存器R?
A输出
右移
+1
32
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
33
FFFFFF
A输出
+1
SUBR?
A
34
FFFF8F
ALU直通
寄存器W
A输出
+1
35
FFF7F7
寄存器值R?
寄存器A
A输出
+1
36
FFFA99
ALU直通
寄存器R?
减运算
+1
37
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
SUBR?
#II
38
FFF7F7
寄存器值R?
寄存器A
A输出
+1
39
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
3A
FFFA99
ALU直通
寄存器R?
标志位C,Z
减运算
+1
3B
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
OVER
3C
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
5.用设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序
(1)乘法
4位乘法的算法流程图与汇编语言程序清单:
MOVR0,#00H
MOVR1,#09H
MOVR2,#0AH
BEGIN:
ANDR2,#0FH
JZEXIT
ANDR2,#01H
JZLOOP
MOVA,R1
ADDR0,A
LOOP:
SHLR1
SHRR2
JMPBEGIN
EXIT:
OVER
(2)除法
4位除法的算法流程图与汇编语言程序清单:
MOVR0,#0AAH
MOVR1,#0DH
MOVR2,#0H
MOVR3,#0H
ANDR1,#0FH
JZEXIT
ENTER:
CMPR1,#80H
JCINCRE
JMPBEGIN
INCRE:
SHLR1
ADDR3,#1H
JMPENTER
BEGIN:
MOVA,R0
CMPR1,A
JCRIGHT
SHLR2
JMPDECRE
RIGHT:
SHLR2
ADDR2,#1H
MOVA,R1
SUBR0,A
DECRE:
SHRR1
SUBR3,#1H
JCEXIT
JMPBEGIN
EXIT:
OVER
6.上述程序的运行情况(跟踪结果)
程序运行的过程:
乘法:
汇编指令
程序
地址
机器码
指令说明
微程序
PC
μPC
运行时寄存器或存
储器的值
MOVR0,#0H
00
2800
将立即数0H送入寄存器R0中
C7FBFF
+1
+1
EM:
28
CBFFFF
+1
写入
EM:
00R0:
0
MOVR1,#0FH
02
290F
将立即数0FH送入寄存器R1中
C7FBFF
+1
+1
EM:
29
CBFFFF
+1
写入
EM:
09R1:
09
MOVR2,#0AH
04
2A0A
将立即数0AH送入寄存器R2中
C7FBFF
+1
+1
EM:
2A
CBFFFF
+1
写入
EM:
0AR2:
0A
BEGIN:
ANDR2,#0FH
06
0E0F
测试寄存器R2中的数是否为0,并影响标志位
FFF7F7
+1
EM:
0E
CFF7EF
+1
A:
0A
FFFEFB
+1
W:
0F
CBFFFF
+1
写入
JZEXIT
(JZ14)
08
2414
若零标志标置1,则跳转到EXIT标识的地址14
C6FFFF
写入
+1
EM:
24
CBFFFF
+1
写入
ANDR2,#01H
0A
0E01
将寄存器R2中的数与立即数01H按位与,并影响标志位
FFF7F7
+1
EM:
0E
C7FFEF
+1
+1
A:
0A
FFFEFB
+1
EM:
01W:
01
CBFFFF
+1
写入
JZLOOP
(JZ10)
0C
2410
若零标志标置1,则跳转到LOOP标识的地址10
C6FFFF
写入
+1
EM:
24
CBFFFF
+1
写入
EM:
10
LOOP:
SHLR1
10
2D
寄存器R1中的数不带进位向左移一位,不影响标志位
FFF7F7
+1
EM:
2D
FFF9DF
+1
A:
09
CBFFFF
+1
写入
R1:
12
SHRR2
11
32
寄存器R2中的数不带进位向右移一位,不影响标志位
FFF7F7
+1
EM:
32
FFF9BF
+1
A:
0A
CBFFFF
+1
写入
R2:
05
JMPBEGIN
(JMP06)
12
1C06
跳转到地址BEGIN标识的地址06
C6FFFF
写入
+1
EM:
1C
CBFFFF
+1
写入
EM:
06
BEGIN:
ANDR2,#0FH
06
0E0F
测试寄存器R2中的数是否为0,并影响标志位
FFF7F7
+1
EM:
0E
CFF7EF
+1
A:
0A
FFFEFB
+1
W:
0F
CBFFFF
+1
写入
JZEXIT
(JZ14)
08
2414
若零标志标置1,则跳转到EXIT标识的地址14
C6FFFF
写入
+1
EM:
24
CBFFFF
+1
写入
EM:
14
ANDR2,#01H
0A
0E01
将寄存器R2中的数与立即数01H按位与,并影响标志位
FFF7F7
+1
EM:
0E
C7FFEF
+1
+1
A:
05
FFFEFB
+1
EM:
01W:
01
CBFFFF
+1
写入
JZLOOP
(JZ10)
0C
2410
若零标志标置1,则跳转到LOOP标识的地址10
C6FFFF
写入
+1
EM:
24
CBFFFF
+1
写入
EM:
10
MOVA,R1
0E
19
将寄存器R1中的数放入累加器A中
FFF7F7
+1
EM:
19
CBFFFF
+1
写入
A:
12
ADDR0,A
0F
04
将累加器A中的数加入到寄存器R0中,不影响标志位
FFF7EF
+1
EM:
04
FFFB98
+1
W:
00
CBFFFF
+1
写入
R0:
2D
LOOP:
SHLR1
10
2D
寄存器R1中的数不带进位向左移一位,不影响标志位
FFF7F7
+1
EM:
2D
FFF9DF
+1
A:
12
CBFFFF
+1
写入
R1:
24
SHRR2
11
32
寄存器R2中的数不带进位向右移一位,不影响标志位
FFF7F7
+1
EM:
32
FFF9BF
+1
A:
05
CBFFFF
+1
写入
R2:
02
JMPBEGIN
(JMP06)
12
1C06
跳转到地址BEGIN标识的地址06
C6FFF
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课程设计 报告 完整版