模8计数器verilog报告.docx
- 文档编号:25890083
- 上传时间:2023-06-16
- 格式:DOCX
- 页数:13
- 大小:210.90KB
模8计数器verilog报告.docx
《模8计数器verilog报告.docx》由会员分享,可在线阅读,更多相关《模8计数器verilog报告.docx(13页珍藏版)》请在冰豆网上搜索。
模8计数器verilog报告
报告verilog计数器8模.
实验名称
模8计数器
姓名:
xxx
班级:
xxx
学号:
xxxxx
报告日期:
xxxxxx
1.实验目的
练习在modelsim下编写verilog程序,熟悉modelsim运行过程,并学会用verilog编写一个模八计数器。
2.实验任务
编写一个模值为八的计数器的功能模块实现模为八带清零端的(异步清零);并且编写一激励模块来测试该模块。
3.实验内容及步骤
3.1实验内容
计数器模块及激励模块编写模83.2本次所实现的功能描述
模8计数器有两个输入端,分别为clock(时钟控制输入端),和clear(异步清零端),一个输出端Q用来周期性的显示。
Clock:
时钟信号,当上升沿到来时,计数器自动加一。
异步清零端,低电平到来时计数器自动清零。
Clear:
共八个状态。
Q:
输出端,从000-111
3.3本次实验的设计方案
只需带有异步清零端的模8计数器共有Q个状态,所以输出端8)来clock000----111)共八个状态。
还需要一个输入端(要三位(从clear)来输入清零信号。
输入时钟信号,另一个输入端(计数器的状态转移图如下:
模8
011
010000001
100
101111110
clock
模8ClearQ
计
具体方案如下:
之后出现一个file---->new---->project.后点击modelsim进入.1.
建立工程的对话框,键入counter_8工程名后,再在下面路径添加一个自己的文件夹。
确认后会弹出一个对话框,点击creatNewFile,在工程conuter_8下建立两个文件分别叫做counter_8的功能模块文
件和test_counter_8的测试激励模块文件。
2.双击进入文件后编写程序
3.编译,如果程序出错对程序进行修改。
之后再编译,编译成功后点击simulate进行仿真。
.
4.观察仿真结果是否符合事先的设计。
不符合继续修改程序。
模8计数器的功能模块如下:
modulecounter_8(clock,clear,q);
inputclock,clear;
output[2:
0]q;
reg[2:
0]q;
always@(posedgeclockornegedgeclear)
begin
if(!
clear)
q<=0;
else
q<=q+1;
end
endmodule
测试激励如下:
moduletest_counter8;
regclk,clr;
wire[2:
0]q;
counter_8counter(.clock(clk),.clear(clr),.q(q));
initial
clk=0;
always
#100clk=~clk;
initial
begin
clr=0;
#50clr=1;
#200clr=0;
#50clr=1;
end
initial
$monitor($time,clear=%b,clock=%b,q=%b,clr,clk,q);
endmodule
3.4本次实验设计的结果
测试结果波形如下:
测试输出结果如下;
4.实验总结
这是第二次用modelsim编写程序,使用方面还不熟练,总是不知道点哪里。
之后慢慢的试,同时摸索着终于可以简单的使用了。
在程序编写方面,这个程序不难,因为以前学过C语言,所以在编写程序方面问题不是很大。
但是verilog不同于C语言一个很大的方面就是端口的链接要求比较严格,例如一开始我把测试激励的输出申明成了reg类型的就不行,后来改成了wire类型才对。
而且verilog还得自己编写激励来测试。
.
很好,以后一定要学号。
Verilog
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计数器 verilog 报告