数电加法计数器仿真课程设计.docx
- 文档编号:25821085
- 上传时间:2023-06-15
- 格式:DOCX
- 页数:21
- 大小:1.07MB
数电加法计数器仿真课程设计.docx
《数电加法计数器仿真课程设计.docx》由会员分享,可在线阅读,更多相关《数电加法计数器仿真课程设计.docx(21页珍藏版)》请在冰豆网上搜索。
数电加法计数器仿真课程设计
1.课程设计的目的和作用错.误!
未定义书签。
课程设计的目的和作用错.误!
未定义书签。
2.设计任务错..误!
未定义书签。
三位二进制加法器(无效态000,010)错误!
未定义书签。
串行序列信号检测器(检测序列0010)错误!
未定义书签。
基于74161芯片仿真设计140进制计数器并显示计数过程错误!
未定义书签。
3.基本原理错..误!
未定义书签。
三位二进制加法器(无效态000,010)和基于74161芯片仿真设计140进制计数器并显示过程错.误!
未定义书签。
串行序列信号检测器错.误!
未定义书签。
4.实验步骤:
错..误!
未定义书签。
同步计数器:
错.误!
未定义书签。
串行序列信号检测器错.误!
未定义书签。
基于74161芯片仿真设计140进制计数器并显示计数过程错误!
未定义书签。
5仿真效果图错..误!
未定义书签。
三位二进制加法器(无效态000,010)仿真效果图错误!
未定义书签。
仿真结果分析错.误!
未定义书签。
串行序列检测器(检测序列0010)仿真效果图错误!
未定义书签。
仿真结果分析错.误!
未定义书签。
基于74161芯片仿真设计140进制计数器仿真效果图错误!
未定义书签。
仿真结果分析错.误!
未定义书签。
6设计总结和体会错.误!
未定义书签。
7参考文献错..误!
未定义书签。
1.课程设计的目的和作用
课程设计的目的和作用
1.学会使用数字电子实验平台
2.熟悉各个芯片和电路的接法
3.熟练掌握设计触发器的算
4.懂得基本数字电子电路的功能,会分析,会设计
2.设计任务
三位二进制加法器(无效态000,010)
1.使用设计一个循环型3位2进制同步加法计数器,其中无效状态为(000,010),组合电路选用与门和与非门等。
2.根据同步计数器原理设计加法器的电路图。
3.根据电路原理图使用Multisim进行仿真。
4.将电路图进行实际接线操作。
5.检查无误后,测试其功能。
串行序列信号检测器(检测序列0010)
1.使用设计一个序列信号检测器,其中序列为(0010),组合电路选用与门和与非门等。
2.根据序列发生检测器原理设计检测器的原理图。
3.根据电路原理图使用Multisim进行仿真
4.将电路检查无误后,测试其功能。
5.图进行实际接线操作
基于74161芯片仿真设计140进制计数器并显示计数过程
1.根据集成计数器原理设计140进制计数器
2.根据原理图用74161连好电路图
3.根据电路原理图使用Multisim进行仿真
4.查看仿真结果,是否正确。
3.基本原理
三位二进制加法器(无效态000,010)和基于74161芯片仿真设计140进制计数器并显示过程
(1)计数器是用来统计输入脉冲个数电路,是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为:
二进制,十进制和任意进制计数器。
计数器不仅有加法计数器,也有减法计数器。
如果一个计数器既能完成累加技术功能,也能完成递减功能,则称其为可逆计数器。
在同步计数器中,个触发器共用同一个时钟信号。
时钟信号是计数脉冲信号的输入端、
(2)时序电路的分析过程:
根据给定的时序电路,写出各触发器的驱动方程,输出方程,根据驱动方程带入触发器特征方程,得到每个触发器的词态方程;再根据给定初太,一次迭代得到特征转换表,分析特征转换表画出状态图。
(3)设计过程:
设计流程如图所示。
(4)集成140进制计数器的做法原理和同步加法计数器原理一样,使用清零端或者置数端实现N进制计数功能。
串行序列信号检测器
序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号,当序列
检测器连续收到一组串行二进制码后,如果这组码与检测器中预先设置的码相同,则输出1,否则输出0。
由于这种检测的关键在于正确码的收到必须是连续的,这就要求检测器必须记住前一次的正确码及正确序列,直到在连续的检测中
所收到的每一位码都与预置数的对应码相同。
在检测过程中,任何一位不相等都将回到初始状态重新开始检测。
4•实验步骤:
同步计数器:
(1)根据要求有状态图如下:
/0/0/0/0/0
001-011>100*101・110•111
/
/1
排列:
Q2nQ1nQ0n
(2)选择触发器,求时钟方程、输出方程、状态方程:
A:
选择触发器:
由于触发器功能齐全、使用灵活,在这里选用3个CP下降
沿触发的边沿JK触发器(74LLS112芯片两个)。
B:
求时钟方程:
采用同步方案,故CP=CR=CP=CPCP
是整个要设计的时序电路的输入时钟脉冲
C求输出方程:
a•确定约束项:
由所给题目有无效状态为000、010,其对应的最小项
和Qb;/是约束项。
Q2nQ1nQ0n由图所示状态图所规定的输出与现态之间的逻辑关系,可以直接画出丫
的卡诺图,如图所示Y=QaQ
\Q1nQon
01
11
10
Q2n\
00
X
0
0
X
00~O0
0
1
b:
求状态方程:
如下图,再分解开便可得到所示各触发器的卡诺图
QinQon
Q2n00011110
XXX
011
100
XXX
011
110
000
101
0
1
各次态卡诺图如下:
0
1
Q0n+1的卡诺图
由图可得状态方程为:
「Q2n+1=Q01Q21+QinQ21+Q01QinQ2=QoQ}Q2QgQ
-Qin+1=Q01Q;nQOq:
.Q^1=QM(QinQ2)
⑶求驱动方程:
JK触发器的特性方程为:
Q1JQ"kQ
Ji
变换状态方程,并比较特性方程求驱动方程:
J2
K2QonQin
KiQon
(4)画逻辑电路图:
根据所选用的触发器和时钟方程、输出方程、驱动方程,便可画出如图所示的逻辑电路图:
三位二进制加法计数器(无效态000,010)
(5)检查电路能否自启动:
将无效状态000,010代入驱动方程中计算:
000■4111(有效状态)
111T0f011(有效状态)可见,所设计的时序电路能够自启动。
实验仪器:
a.数字原理实验系统一台;
b.集成电路芯片:
74LS112二片74LS08—片74LS86—片。
(6)实验结论
经过实验可知,满足时序图的变化,且可以进行自启动。
现态Qn为0,次态Qn+1与j有关与k无关,即当Qn+1由0变0时,j=0;Qn+1由0变1时,j=1。
现态Qn为1,次态Qn+1与k有关与j无关,即当Qn+1由1变0时,k=1;
Qn+1由1变1时,k=0
串行序列信号检测器
(1)状态图
(2)JK触发器的特征方程:
Qn1=jQn+KQ
(3)选择的触发器名称:
选用三个CP下降沿触发的边沿JK触发器
(4)状态方程
三位二进制同次态卡诺图:
输出丫的卡诺图:
Q1n+1
Qon+1
X
0
0
0
1
0
1
由卡诺图得出输出方程为:
Y=XQ:
Q2
状态方程为:
Qin1=XQ0Q1XQ1nQ01Qon1=XQ;+XQ;Q;
(5)驱动方程J°=xQ:
J’=xQ;
Ko=Xq;K1=XQ;
⑹时钟方程:
CP=CPoCP1⑺画逻辑电路图:
根据所选用的触发器和时钟方程、输出方程、驱动方程,便可画出如图所示的逻辑电路图。
基于74161芯片仿真设计140进制计数器并显示计数过程
(1)使用同步清零时,写出SN的二进制代码SN-1=Si39=()2
(2)归零逻辑表达式:
LDQ01Q1nQ3Q7
(3)画逻辑电路图
(4)
XIX2X«
QOQO
5仿真效果图
三位二进制加法器(无效态
000,010)仿真效果图
vcc
Dsv
Ufa
DCDHEXBLJE
V1
AMD?
-in
-1CJJJ
-1CJI
MLS112D
74LS112D
U3A
MLS112D
U7
DCDHEXBLUE
VCC
口
VCC
匚5V
Ik
15Hz5V
U6
•lfK
UL
•1OA
74LS112D
74LS112D
U5
V1
74LS112D
AUD2
•inu
>LCU
IK
*1CJI
U2A
U7
DCDHEXBLUE
10
U3A
•in
VCC
匚5V
DCDHEXBLUE
10
U3A
•in
U6
lox
UL
74LS112D
U5
V1
74LS112D
AN02
•lfH
10
*1CLX
•1Q
IX
•1CLA
74LS112D
•inu
>:
cu
IK
*1CJI
U2A
15Hz5V
U7
DCDHEXBLUE
10
VCC
口
vcc
q理
■…
Ufa
AMD2
MLS112D
U2A
1””1帕
-leu
74LS112D
心*13JC
MLS112D
EOR2
仿真结果分析
通过仿真结果分析,通过仿真软件multisim仿真结果,如上述仿真图可知,000和010是约束项,通过将输出Y接到显示器的引脚来显示六进制的数值,在CP脉冲下将会依次显示134567共六个数,然后继续返回到这个循环中。
或者通过小灯泡的亮灭来显示二进制数值,会依次显示001011100101110111
然后又会回到这个循环中。
从而实现含有约束项000和010的六进制计数器。
仿真结果分析
通过仿真结果分析,通过仿真软件multisim仿真结果,如上述仿真图可知发生器是发生011000序列,将输出C接到显示器,就会看到依次串行输出序列0010,由于这样输出序列中重复的二进制数,就不能直观的看出具体输出,所以
将输出C和脉冲共同连到示波器上,就会看到在脉冲的下降沿下,串行输出的序列。
如图在脉冲的下降沿,下面的脉冲由0变为1然后保持接着再变为0然后保持三个脉冲下降沿,最后再回到0•就这样循环下去,就完成了串行序列0010发生器。
基于74161芯片仿真设计140进制计数器仿真效果图
仿真结果分析
此电路是实现140进制的集成电路,通过使用74161的同步置数,来实现140进制的计数器,将归零逻辑通过与非门连接到置零端,分别将级联的芯片的输出端连接到显示器,通过上述仿真图可看到,在CP脉冲下显示器从00到139,其中第一个显示器从0-到F共十六个数,然后从F又会归零。
此时并将进位信号传到第二片芯片的使能端,使之开始工作,从零到八。
这时显示器一从零变为F的过程,显示器二就加一直到八,这样共140个数,然后显示器一再变为零。
就这样在CP脉冲下,两块显示器就会实现140进制计数器的功能。
6设计总结和体会
通过本次设计,我系统的学习了multisim软件。
系统的掌握了我们所学的知识,以前似懂非懂的和不懂的都在试验的过程中进一步的巩固和提高,实践果然是是检验真理的唯一标准。
从开始熟悉这些知识到对整体设计的了解,再从概要设计、详细设计到开始使用软件,以及最后的调试,整个过程感觉很充实。
虽然遇到了不少困难,但当我通过自己查资料,向指导老师请教以及与同学互讨论,而设计出解决方案并成功实现时,顿时觉得所有的辛苦都值得了。
这次课设让我获益匪浅,学习不仅仅要动脑子,更要动手。
理论和实践相结合才能取得更大的成功。
我会以更热忱的态度去学习并研究这门重要的实践性课程。
7参考文献
hi《数字电子技术基础简明教程》作者:
余孟尝高等教育出版社
【2】《电子技术课程设计》作者:
杨志忠机械工业出版社
【3】《MultisimIO&Ultiboard原理图仿真与PCB设计》作者:
吴翔,苏建峰电子
工业出版社
成绩评定表
学生姓名
张晓亚
班级学号
02
专业
自动化
课程设计题目
数字电子课程设计
评
语
组长签字:
学院
信息科学与工程学院
专业
自动化
学生姓名
张晓亚
班级学号
02
课程设计题目
1三位二进制加法器(无效态:
000,010)
2、串行序列信号检测器(检测序列0010)
3、基于74161芯片仿真设计140进制计数器并显示计数过程
成绩
日期
2014年月日
内容及要求:
(1)通过理论分析计算得出构建电路所需的未知量;
(2)在实验箱上根据计算结果连接并调试电路
(3)米用multism仿真软件建立电路模型,给出仿真结果并分析
第一周:
数字电子设计
第1天:
1.布置课程设计题目及任务。
2.查找文献、资料,确立设计方案。
第2~3天:
1.安装multisim软件,熟悉multisim软件仿真环境。
2.在multisim环境下建立电路模型,学会建立兀件库。
第4天:
1.对设计电路进行理论分析、计算。
2.在multisim环境下仿真电路功能,修改相应参数,分析结果的变化情况。
第5天:
1.课程设计结果验收。
2.针对课程设计题目进行答辩。
3.完成课程设计报告。
指导教师:
隋涛刘砚菊
2014年7月11日
专业负责人:
2014年月日
学院教学副院长:
2014年月日
课程设计任务
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 加法 计数器 仿真 课程设计