静态存储器扩展试验报告.docx
- 文档编号:25818203
- 上传时间:2023-06-15
- 格式:DOCX
- 页数:10
- 大小:249.85KB
静态存储器扩展试验报告.docx
《静态存储器扩展试验报告.docx》由会员分享,可在线阅读,更多相关《静态存储器扩展试验报告.docx(10页珍藏版)》请在冰豆网上搜索。
静态存储器扩展试验报告
静态存储器扩展实验报告
深圳大学实验报告
课程名
称:
微机原理与接口技术
实验项目名称:
静态存储器扩展实验
学院:
信息工程学院
专业:
电子信息工程
指导教
师:
周建华
报告人:
洪燕学号:
2012130334班级:
电子3
班
实验时
间:
2014/5/21
实验报告提交时间:
2014/5/26
教务部制
实验目的与要求:
1.了解存储器扩展的方法和存储器的读/写
2.掌握CPU对16位存储器的访问方法。
二.实验设备
PC机一台,TD-PITE实验装置或TD-PITC实验装置一套,示波器一台。
三•实验原理
128
VCC
227
WE
326
A13
425
A8
524
A9
623
A11
7s62256222i
0E
920
A10
1019
CS
1118
D7
1217
D6
1316
D5
1415
D4
D3
A14
A12
A7
A6
A5存储器是用来存储信息的部Ja件,是计算机的重要组成部分,静态i
D2
GND
RAM是由MOS管组成的
触发器电路,每个触发器可以存放1位信息只要不掉电,所储存的信息就不会丢失。
因此,静态RAM工作稳定,不要外加刷新电路,使用方便但一般SRAM的每一个触发器是由6个晶体管组成,SRAM芯片的集成度不会太高,目前较常用的有6116
(2KX8位),图4.162256引脚图6264(8KX8位)和62256(32KX8位)。
本实验平台上选用的是62256,两片组成32KX16位的形式,共64K子TI。
62256的外部引脚图如图4.1所示。
本系统采用准32位CPU,具有16位外部数据总线,即DO、D1、…、D15,地址总线为BHE#(井表示该信号低电平有效)、BLE#.Al、A2、…、A20o存储器分为奇体和偶体,分别由字节允许线BHE#和BLE#选通。
存储器中,从偶地址开始存放的字称为规则字,从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期,BHE#和BLE#同时有效,从而同时选通存储器奇体和偶体。
处理器访问非规则字却需要两个时钟周期,第一个时钟周期BHE#有效,访问奇字节;第二个时钟周期BLE#有效,访问偶字节。
处理器访问字节只需要一个时钟周期,视其存放单元为奇或偶,而BHE#或BLE#有效,从而选通奇体或偶体。
写规则字和非规则字的简单时序图如图4.2所示。
CS#
WR#
DATA
D15:
DO
cs#
WR#
DATAD15:
D8D7:
D0
DATAD15:
D8D7:
D0
图4.2
写规则字(左)和非规则字(右)简
单时序图
实验单元电路图
DO
11
AO
■A
AO
DI
12
Al
8
Al
D2
13
AO
A9
nq
15
A3
7
A3
D4
16
A4
6
A4
D5
17
A5
4
A5
D6
18
A6
3
A6
D7
19
A7
25
A7
A8
24
A8
22
A9
21
A9
OE
27
n
A1A
WF
All
23
All
A12
2
A12
CS
20
A13
26
A13
28VCC
14GND
A14
1
A14
vcc
vss
6ZZOOU7
DODI
D2
D3
D4
D5
D6
D7
RD
WR
AO
10
AO
DO
DI
Al
9
Al
D2
A2
8
A2
D3
A37
A3
04
Al
D5
A5
5
A5
D6
A
A6
D7
A7
A8
25
A8
A9
24
A9
OE
A10
21
A10
WE
All
23
All
A12
2
A12
CS
ax
OA
A13
A14
1
A14
vcc
vss
62256
(2)
12
13
15
16
17
18
19
D8
D9
D10
Dll
D12
D13
D11
22IR
27
20
28
bl9
BLE
CS
BHE
图4.3实验程序清单
SRAM单元电路图
STACK
AA1:
图4.
s
MEM1.AS)M
SST
ART
AAO:
■
四.方法、步骤:
XA1
XA15
XDO
AO
A14
DO
系统总线
期黑终止
MWRSl_ooI*R
MRD2IOOIRD
MYOCS
AA1
5.实验内容:
编写实验程序,将0000H〜OOOFH共16个数写入SRAM的从0000H起始的一段空间中,然后通过系统命令查看该存储空间,检测写入数据是否正确。
6.实验过程与结果:
■d
7.数据分析:
(1)由实验代码可得:
此实验完成的将连续的16个数据存入地址由80000H到800A0这段内存中;
(2)由结果可得,最终CX由最初的0010H变为
OOOOH,SI由最初的0000H变成OOAOH,成功实现
T16个数的存入;
(3)此实验中SRAM有15根地址线,16根数据线,将SRAM的15根地址线与系统总线的低15位相连,系统其他的地址线用作静态存储器的片选信
(4)存储器的扩展的关键在于存储器的地址线和系统地址总线的连接,还有片选信号由系统剩余的地址线经过译码器产生,对于数据线一般存储器和系统都能一一对应上;
深圳大学学生实验报告用纸
A.实验结论:
指导教师批阅意见:
成绩评定:
指导教师签字:
年月日
备注:
注:
1、报告内的项目或内容设置,可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交
实验报告时间后10日内。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 静态 存储器 扩展 试验报告